[发明专利]识别电路、可插拔子模块及其识别方法

权利要求书

1.一种识别电路(10)，其特征在于，包括：

信号处理模块(11)，具有并行输出针脚，所述信号处理模块(11)能将输入信号转换成并行输出信号，所述并行输出信号通过所述并行输出针脚输出；

二极管识别组件(12)，与所述并行输出针脚相连接，其中所述二极管识别组件(12)内的二极管的排布方式适于标识一识别信息，

所述并行输出针脚包括浮动针脚和识别针脚，其中所述浮动针脚是不与所述二极管识别组件(12)中的任何一个二极管相连接的针脚，其中所述识别针脚是与所述二极管识别组件(12)中的一个二极管相连接的针脚。

2.如权利要求1所述的识别电路(10)，其特征在于，进一步包括电阻(13)和电源(14)，其中所述识别针脚连接至所述二极管的负极，且所述二极管的正极经由所述电阻(13)与所述电源(14)相连接。

3.如权利要求1所述的识别电路(10)，其特征在于，所述二极管的排布方式包括所述浮动针脚和识别针脚的各自数量和/或排列次序。

4.一种可插拔子模块，适于与一主模块相连接，其特征在于，所述可插拔子模块包括：

IO接口(20)；

功能电路(30)，与所述IO接口(20)连接；

如权利要求1至3中的任一项所述的识别电路(10)，其中所述信号处理模块(11)经由一总线(40)与所述IO接口(20)相连接，且所述二极管识别组件(12)的输出端与所述IO接口(20)相连接。

5.如权利要求4所述的可插拔子模块，其特征在于，所述IO接口(20)是串行外设接口(SPI)，所述总线(40)包括时钟线路(Clock)、主机输出端口线路(MOSI)和主机输入端口线路(MISO)，其中，所述信号处理模块(11)与所述时钟线路和主机输出端口线路相连接，且所述二极管识别组件(12)的输出端与所述主机输入端口线路相连接。

6.如权利要求5所述的可插拔子模块，其特征在于，所述信号处理模块(11)是将串行信号转换成并行信号的移位寄存器电路。

7.如权利要求5所述的可插拔子模块，其特征在于，所述二极管识别组件(12)内的二极管的排布方式是为每一种可插拔子模块预设的，以区分不同种类的可插拔子模块。

8.如权利要求4所述的可插拔子模块，其特征在于，所述IO接口(20)接收来自所述主模块的子模块识别信号，所述信号处理模块(11)经由主机输出端口线路接收所述子模块识别信号并经由时钟线路接收时钟信号，所述子模块识别信号在经过所述二极管识别组件后经由主机输入端口线路向所述主模块输出所述可插拔子模块的识别信息。

9.一种如权利要求4所述的可插拔子模块的识别方法，其特征在于，包括：

主模块通过IO接口(20)向可插拔子模块发送一识别信号；

所述可插拔子模块内的信号处理模块(11)将所述识别信号转换成并行的信号，并经由并行输出针脚输出至二极管识别组件(12)；

所述二极管识别组件(12)根据所述识别信号生成一反馈信号，所述反馈信号包含所述识别信息；以及

所述二极管识别组件(12)经由所述IO接口(20)将所述反馈信号发送至所述主模块。

10.如权利要求9所述的识别方法，其特征在于，在将可插拔子模块连接至所述主模块时，所述主模块的中央处理单元通过IO接口(20)发送所述识别信号。