[发明专利]半导体装置

说明书

本发明提供了一种半导体装置。所述半导体装置包括：衬底，其包括单元有源区和外围有源区；直接接触件，其排列在形成在所述衬底上的单元绝缘图案上，并且连接至所述单元有源区；位线结构，其包括与所述直接接触件的侧表面接触的薄导电图案；以及外围栅极结构，其位于所述外围有源区。所述外围栅极结构包括外围栅极绝缘图案和外围栅极导电图案的堆叠结构，所述薄导电图案包括第一材料，并且所述外围栅极导电图案包括所述第一材料，并且所述薄导电图案的上表面的水平比所述外围栅极导电图案的上表面的水平更低。

相关申请的交叉引用

本申请要求于2016年12月20日在韩国知识产权局提交的韩国专利申请No.10-2016-0174770的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本发明构思涉及一种半导体装置，并且更具体地说，涉及一种包括直接接触件和位线的半导体装置。

背景技术

根据电子工业和用户需求的快速发展，随着电子装置变得更小和更轻，当在电子装置中使用时需要具有高集成度的半导体装置，并且用于半导体装置的构造的设计规则减少和/或收紧了。结果，包括半导体装置的导电图案的线的宽高比增大了。

发明内容

本发明构思提供了一种包括宽高比减小的位线的半导体装置及其制造方法。

本发明构思不限于以上目标，并且本领域普通技术人员从下面的说明中可清楚地理解其它未描述的目标。

根据本发明构思的一方面，提供了一种半导体装置，该半导体装置包括：衬底，其包括单元有源区和外围有源区；直接接触件，其排列在形成于所述衬底上的单元绝缘图案上，并且连接至所述单元有源区；位线结构，其包括与所述直接接触件的侧表面接触的薄导电图案；以及外围栅极结构，其位于所述外围有源区。所述外围栅极结构包括外围栅极绝缘图案和外围栅极导电图案的堆叠结构，所述薄导电图案包括第一材料，并且所述外围栅极导电图案包括所述第一材料，并且所述薄导电图案的上表面的水平比所述外围栅极导电图案的上表面的水平更低。

根据本发明构思的另一方面，提供了一种半导体装置，该半导体装置包括：衬底，其包括单元有源区和外围有源区；单元绝缘图案，其位于所述单元有源区中，所述单元绝缘图案包括直接接触孔；薄导电图案，在所述薄导电图案中，填充所述直接接触孔的第一区与均匀地覆盖所述单元绝缘图案的上表面和所述第一区的上表面的第二区邻近；位线，其包括所述第二区并且在所述单元有源区中在一个方向上延伸；以及外围栅电极，其位于所述外围有源区中并且包括外围栅极导电图案。所述位线的顶表面的水平比所述外围栅电极的顶表面的水平更低。

根据本发明构思的另一方面，提供了一种半导体装置，该半导体装置包括：衬底；外围栅极区，其包括所述衬底上的外围栅极结构，所述外围栅极结构具有上表面，并且具有从所述衬底的表面至所述外围栅极结构的上表面的第一高度；单元阵列区，其包括位线结构，所述位线结构具有从所述衬底的所述表面至所述位线结构的上表面的第二高度，所述第二高度比所述第一高度更低；以及掩埋接触件，其位于所述衬底中，所述掩埋接触件包括连接至所述位线结构的侧部。

附图说明

通过下面结合附图的详细说明，将更加清楚地理解本发明构思的示例实施例，其中：

图1是根据本发明构思的示例实施例的半导体装置中的单元阵列区的主要构造的平面图；

图2至图14是根据本发明构思的示例实施例的按照工艺顺序的制造半导体装置的方法的示图；

图15至图27是根据本发明构思的另一示例实施例的按照工艺顺序的制造半导体装置的方法的示图；以及

图28是根据本发明构思的示例实施例的包括半导体装置的系统的构造图。

具体实施方式

下文中，将参照附图详细描述本发明构思的示例实施例。