[发明专利]一种低功耗SAR ADC控制逻辑电路

说明书

本发明公开了一种低功耗SAR ADC控制逻辑电路，该控制逻辑电路包括移位寄存器模块(10)和数据寄存器模块(20)；所述移位寄存器模块(10)，包括N个改进D触发器，所述数据寄存器模块(20)，包括N个动态比较器；相比于传统电路结构，本发明中的数据寄存器模块(20)的逻辑单元仅需1个动态比较器即可同时储存SAR ADC模拟电路中的比较器双端输出，从而简化了SAR ADC的控制逻辑电路结构，能够有效降低控制逻辑电路部分的功耗，同时，由于本发明电路结构采用了较少的晶体管，从而有利于减小芯片面积。此外，由于动态比较器增加正反馈回路，数据传输延时较低，较传统电路，本发明电路的数据传输速度更快。

技术领域

本发明属于模拟数字转化集成电路领域，特别涉及一种低功耗SAR ADC控制逻辑电路。

背景技术

模数转换器(Analog to Digital Convert,ADC)作为模拟电路与数字电路的关键接口电路，在数据处理系统中起着重要的作用。逐次逼近型(Successive ApproximationRegister,SAR)ADC的小尺寸、中高分辨率以及低功耗等特点，使SAR ADC获得了很广的应用范围。2014年3月，ADI公司推出了一款18bit的SAR ADC AD7989-1，在100ksps采样速率下总功耗为700μW，可应用于电池供电设备、数据采集系统、医疗仪器等领域。近年来，随着便携式电子终端产品和可穿戴设备的快速发展，低功耗的微电子系统受到越来越多厂商的青睐。在微电子系统中，SAR ADC作为最核心的一部分，主要承担着模拟信号到数字信号的转换，由于SAR ADC需要经过多次比较才能得到量化结果，因此，SAR ADC在整个微电子系统占据了较大的功耗，为了满足移动设备对续航能力和稳定性的需求，降低SAR ADC电路的功耗具有十分重要的意义。

SAR ADC主要由采样开关(Switch)、比较器(Comparator)、控制逻辑电路(SARLogic)和数模转换器(DAC)这四部分组成。SAR ADC在控制逻辑电路的控制下完成逐次逼近的过程，控制逻辑电路根据比较器的输出结果确定每一位的数字输出。控制逻辑电路产生的控制信号将顺次地切换数模转换器的电容阵列。当一个采样周期完成后，对所有数字信号输出进行锁存并统一输出。通常，对于高速的SAR ADC电路而言，控制逻辑电路部分的功耗，在整个SAR ADC电路系统中仍然占据较大的功耗比例。因此，如何合理的简化SAR ADC的控制逻辑电路结构并降低控制逻辑电路的功耗，对于降低SAR ADC整体电路的功耗十分必要。

SAR ADC电路采用传统控制逻辑电路(如图1所示)设计会造成SAR ADC整体电路的性能不佳。这是主要是因为以下几点：

1)在SAR ADC单步转换过程中，传统控制逻辑电路需要采用3个D触发器来完成单步转换，其中包括一个D触发器用来产生移位信号，另外的两个D触发器分别用于锁存比较器的正向输出结果和负向输出结果。对于10位以上的SAR ADC电路设计而言，控制逻辑电路的结构将会变的冗余复杂，这将会增大SAR ADC电路的整体功耗。

2)在传统控制逻辑电路中，比较器的正向输出结果和负向输出结果从比较器的输出端到被储存在D触发器的输出端，需要经历两个D触发器的延时时间，延时较大从而不利于提高SAR ADC的工作速度。

3)对于N位的SAR ADC电路而言，采用传统控制逻辑电路至少需要3N个D触发器。由于使用了较多的晶体管，这将会增大SAR ADC整体电路芯片的面积，不利于小尺寸的SARADC电路设计。

因此，对于低功耗的SAR ADC而言，如何简化控制逻辑电路的复杂结构，降低控制逻辑电路部分的功耗，一直以来都是SAR ADC电路设计领域亟需解决的问题。

发明内容

为了解决上述问题，本发明提供了一种低功耗SAR ADC控制逻辑电路，该电路不仅能够降低SAR ADC的整体功耗，而且还可以减小芯片面积，提高SAR ADC的工作速度。