[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，将电子组件以部分非作用面结合散热件的导热层，再以包覆层包覆该电子组件与该导热层，之后于该包覆层上形成线路结构，使该线路结构电性连接该电子组件，故该散热件通过该导热层结合该电子组件，因而能提升散热效果。

技术领域

本发明有关一种电子封装件，特别涉及一种侧面呈非平直面的封装基板。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，其中，球栅数组式(Ball grid array，简称BGA)，例如PBGA、EBGA、FCBGA等，为一种先进的半导体封装技术，其特点在于采用一封装基板来安置半导体组件，并于该封装基板背面植置多数个成栅状数组排列的焊球(Solder ball)，并藉该些焊球将整个封装单元焊结并电性连接至外部电子装置，使相同单位面积的承载件上可容纳更多输入/输出连接端(I/O connection)以符合高度集成化(Integration)的半导体芯片的需求。

图1A至图1E为悉知半导体封装件1的制法的剖视示意图。

如图1A所示，于一铜箔基板10上形成一增层线路结构11，其中，该增层线路结构11具有相对的第一侧11a与第二侧11b，且该增层线路结构11以其第一侧11a结合于该铜箔基板10上，并于该增层线路结构11的第二侧11b上形成一防焊层12b。

如图1B所示，移除该铜箔基板10，并于该增层线路结构11的第一侧11a形成另一防焊层12a。

如图1C所示，以覆晶方式将半导体芯片13通过多个焊锡凸块130设于该增层线路结构11的第一侧11a上，再以封装胶体14包覆该半导体芯片13与该些焊锡凸块130。

如图1D所示，将多个散热片15通过粘着胶16设于该封装胶体14上。

如图1E所示，沿如图1D所示的切割路径L进行切单制程，以取得多个半导体封装件1，且可形成多个焊球17于该增层线路结构11的第二侧11b的外露线路表面上。

如图1F所示，于图1C的制程中，也可以底胶18包覆该些焊锡凸块130而免用封装胶体14，以外露出该半导体芯片13的背面，故于图1D的制程中，该散热片15可通过粘着胶16设于该半导体芯片13的背面上。

然而，悉知半导体封装件1中，该增层线路结构11的线路材质通常为铜材，故该焊锡凸块130结合异质金属，因而会影响该增层线路结构11与该半导体芯片13之间的散热及电性。

此外，该半导体芯片13的背面需黏着该散热片15，致使制程繁杂。

又，该散热片15以该黏着胶16作为导热接口，致使散热效果不佳。

另外，如图1E所示，该电子封装件1的散热作用除了通过该散热片15与该黏着胶16之外，还需通过该封装胶体14，因而大幅降低散热的效果。

因此，悉知半导体封装件1不适用高功率电源管理芯片(Power Management IC，简称PMIC)或高散热需求的相关产品，故业界遂开发出另一种半导体封装件，以配合高功率电源管理芯片(PMIC)或高散热需求的相关产品。

图2A至图2C为悉知半导体封装件2的另一制法的剖视示意图。

如图2A所示，置放多个半导体芯片23于一散热片25的黏着胶(adhesion filmtap)26上，再形成一封装胶体24于该黏着胶26上，以包覆该半导体芯片23。

如图2B所示，形成一增层线路结构21于该封装胶体24与该半导体芯片23上，以令该增层线路结构21通过激光(laser)钻孔制作导电盲孔的方式电性连接该半导体芯片23。接着，形成一防焊层22于该增层线路结构21上，且该防焊层22露出该增层线路结构21的部分线路表面。