[发明专利]垂直双扩散场效应晶体管及其制作方法

说明书

一种垂直双扩散场效应晶体管包括N型衬底、N型外延区、形成于N型外延区表面的第一、第二P型体区、位于第一P型体区表面的第一N型注入区、位于第二P型体区表面的第二N型注入区、位于N型外延区表面的第三N型注入区、贯穿第一N型注入区并延伸至第一P型体区的第一P型注入区、贯穿第二N型注入区并延伸至第二P型体区的第二P型注入区、依次形成于N型外延区、第一及第二P型体区、第一、第二N型注入区上的栅氧化层与多晶硅层、形成于多晶硅层上、第一、第二及第三N型注入区上的介质层、贯穿介质层且对应第一N型注入区与第一P型注入区的第一通孔、贯穿介质层且对应第二N型注入区与第二P型注入区的第二通孔。

【技术领域】

本发明涉及半导体芯片制作技术领域，特别地，涉及一种垂直双扩散场效应晶体管(VDMOS)及其制作方法。

【背景技术】

垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。垂直双扩散场效应晶体管(VDMOS)的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求，降低功率器件的开关损耗，提高器件的工作效率，具有重要的意义。

功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。其中栅漏电容对器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响较大。栅漏电容直接影响到器件的输入电容和开关时间,输入电容增大,从而使器件开关时间延长，进而增大开关损耗。

目前常规工艺制成的VDMOS器件结构中，由于JFET区域电阻率直接影响导通损耗，目前常用工艺为了降低JFET电阻，会在制造过程中进行一次N型注入，以降低JFET区电阻。但N型注入是全片注入，非JFET区也会进行注入，进而影响器件性能。

有鉴于此，有必要提供一种垂直双扩散场效应晶体管及其制作方法，以解决现有技术存在的上述问题。

【发明内容】

本发明的其中一个目的在于为解决上述问题而提供一种垂直双扩散场效应晶体管及其制作方法。

一种垂直双扩散场效应晶体管，其包括N型衬底、形成于所述N型衬底上的N型外延区、形成于所述N型外延区表面的第一P型体区与第二P型体区、位于所述第一P型体区表面的第一N型注入区、位于所述第二P型体区表面的第二N型注入区、位于所述第一P型体区与所述第二P型体区之间的N型外延区表面的第三N型注入区、贯穿所述第一N型注入区并延伸至所述第一P型体区的第一P型注入区、贯穿所述第二N型注入区并延伸至所述第二P型体区的第二P型注入区、依次形成于所述N型外延区、所述第一及第二P型体区、所述第一、第二N型注入区上的栅氧化层与多晶硅层、贯穿所述栅氧化层及多晶硅层且对应所述第一N型注入区与P型注入区的第一开口、贯穿所述栅氧化层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、贯穿所述栅氧化层及多晶硅层且对应所述第三N型注入区的第三开口、形成于所述多晶硅层上、所述第一、第二及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。

在一种实施方式中，所述晶体管还包括第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。

在一种实施方式中，所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。

在一种实施方式中，所述栅氧化层的厚度在0.001um-10um之间。