[发明专利]一种利用阱分割技术提高低压ESD防护性能的方法

说明书

一种利用阱分割技术提高低压ESD防护性能的方法，具体包括阱分割技术和特殊的金属布线方法，可用于提高片上IC低压ESD保护的可靠性，本发明方法实例器件一主要由P衬底、第一N阱、第一P阱、第二P阱、第二N阱、第三P阱、第三N阱、第四P阱、第四N阱、第四P+注入区、第五N+注入区构成。在ESD应力作用下，利用阱分割技术，一方面，可获得二极管串触发SCR的低压ESD保护器件，避免器件内部产生雪崩击穿效应，降低器件的触发电压，另一方面，可大幅降低器件的寄生电容，满足射频IC的ESD保护需求。此外，通过调整器件内部N+注入区和P+注入区位置，改变SCR结构的ESD电流泄放路径，并结合金属布线设计，调节器件的维持电压。

技术领域

本发明属于集成电路的静电放电保护领域，涉及一种低压ESD防护设计方法，具体涉及一种利用阱分割技术提高低压ESD防护器件性能的方法，可用于提高片上IC低压ESD保护的可靠性。

背景技术

静电放电(ESD)是自然界中的一种普遍现象，电子产品尤其是集成电路(IC)在生产、封装、测试、存放、运输等过程中不可避免地因ESD造成损坏。据美国NationalSemiconductor公司统计，由ESD引发IC的失效已成为电子产品失效的主要的原因之一。随着射频IC技术日渐成熟，半导体制备工艺的特征尺寸越来越小，低压IC应用日益广泛，低压IC的ESD保护设计也日益受到电子工程师和科研人员的密切关注。已有的低压ESD保护方案设计主要利用二极管或二极管辅助触发可控硅SCR，实现低压触发ESD保护器件的目的，但存在的问题主要体现在ESD保护器件占用过大的芯片面积，导通电阻较大或ESD鲁棒性较弱等问题。这与现有纳米级工艺制备的射频IC或低压IC的面积小、便携性高，功耗低等需求相冲突。因此，结合纳米级工艺特征，设计一种具有低触发电压，高效能的ESD保护方案，对国民经济的发展具有重要的经济和应用价值。

二极管在低压ESD保护应用中，具有结构简单，触发电压灵活可控的优点。但是，在低压ESD防护应用中也存在占用芯片面积较大，ESD鲁棒性较差和可能存在达林顿寄生效应等问题。SCR因其具有较强的单位面积ESD电流泄放能力的优点，在ESD保护领域备受关注，并已成为片上IC的研究热点。又由于 SCR存在触发电压高，维持电压低，易闩锁等问题，在半导体产业界尚未得到大规模的应用。为了不增加 ESD保护器件面积，又能灵活调节低压ESD保护器件的触发电压，同时还需使器件具有较强的ESD鲁棒性和抗闩锁能力，本发明提供了一种利用阱分割技术提高低压ESD保护器件性能的方法。一方面，利用阱分割技术，在不增强芯片面积的前提下，可根据被保护电路的ESD防护需求，设计一定数目串联的二极管，调节低压ESD防护器件的触发电压，提高ESD保护方案的可移植性。另一方面，利用低压ESD防护器件内部寄生SCR电流泄放路径，提高器件的单位面积ESD电流泄放效率，增强器件的ESD鲁棒性，此外，还利用一种特殊的金属布线方法，在不改变器件特征参数的前提下，调节器件内部寄生SCR的ESD电流泄放路径，调整器件的维持电压，增强器件的抗闩锁能力。

发明内容

针对ESD防护应用中二极管占用芯片面积过大或SCR触发电压过高、易闩锁等问题，本发明提供了一种利用阱分割技术提高低压ESD防护器件性能的方法，其包括阱分割技术和特殊的金属布线方法，不仅能够在不增大芯片面积的前提下，选择合适的串联二极管个数，调节ESD保护器件的触发电压；还能利用金属布线方法，改变器件内部的ESD电流泄放路径，调整器件的维持电压，增强器件的ESD鲁棒性，可应用于射频IC或不同ESD设计窗口的低压ESD保护器件设计。

本发明通过以下技术方案实现：