[发明专利]用于系统级封装的硅通孔转接板

说明书

本发明涉及一种用于系统级封装的硅通孔转接板，包括：第一TSV区(102)和第二TSV区(103)，位于Si衬底(101)内且上下贯通Si衬底(101)；第一隔离区(104)和第二隔离区(105)，位于第一TSV区(102)和第二TSV区(103)之间；三极管器件区(106)，位于第一隔离区(104)和第二隔离区(105)之间；互连线(107)，用于对第一TSV区(102)的第一端面、第二TSV区(103)的第一端面和三极管进行串行连接；金属凸点(108)，位于第一TSV区(102)的第二端面和第二TSV区(103)的第二端面之上。本发明提供的硅通孔转接板通过在硅通孔转接板上设置三极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

技术领域

本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的硅通孔转接板。

背景技术

三维(Three-Dimension，3D)集成计算是目前被认为超越摩尔定律可持续实现小型化、高密度、多功能化的首选方案，而硅通孔(Through-Silicon Via，简称TSV)技术是三维集成的关键，可实现芯片与芯片间距离最短、间距最小的互连。

作为芯片成功及量产的重要指标，3D-IC(三维集成电路)堆叠后的整体静电放电(Electro-Static Discharge，简称ESD)性能是一个不容忽视的方面，超大规模的3D-IC芯片在ESD设计上面临着巨大的挑战，ESD会影响整个3D-IC芯片的电学性能，甚至无法正常工作。常规ESD设计重在解决单个芯片内静电放电问题。当不同芯片堆叠在一起，抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力。

转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。

发明内容

为了提高3D集成电路的系统级封装抗静电能力，本发明提供了一种用于系统级封装的硅通孔转接板；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种用于系统级封装的硅通孔转接板，包括：

Si衬底101；

第一TSV区102和第二TSV区103，位于Si衬底101内且上下贯通Si衬底101；

第一隔离区104和第二隔离区105，位于第一TSV区102和第二TSV区103之间；

三极管器件区106，位于第一隔离区104和第二隔离区105之间；

第一互连线1071和第二互连线1072，设置于第一TSV区102的第一端面、第二TSV区103的第一端面和三极管器件区106的上，用于连接第一TSV区102的第一端面、第二TSV区103的第一端面和三极管器件区106；

金属凸点108，设置于第一TSV区102的第二端面和第二TSV区103的第二端面之上。

在本发明的一个实施例中，三极管器件区106包括：器件沟槽1061、三极管的埋层1062、三极管的集电极接触区1063、三极管的基区接触区1064和三极管的发射区1065；其中，三极管的埋层1062位于器件沟槽1061下端；三极管的集电极接触区1063、三极管的基区接触区1064和三极管的发射区1065位于器件沟槽1061内。