[发明专利]半导体器件及其制造方法

说明书

在制造半导体器件的方法中，在衬底的存储器单元区中形成由保护层覆盖的存储器单元结构。形成掩模图案。掩模图案具有位于第一电路区上方的开口，同时通过掩模图案覆盖存储器单元区和第二电路区。凹进第一电路区中的衬底，同时保护存储器单元区和第二电路区。在截面图中观察，在位于凹进的衬底上方的第一电路区中形成具有第一栅极介电层的第一场效应晶体管(FET)，并且在位于衬底上方的第二电路区中形成具有第二栅极介电层的第二FET。本发明实施例涉及半导体器件及其制造方法。

技术领域

本发明实施例涉及半导体集成电路，更具体地，涉及包括非易失性存储器单元和外围器件的半导体器件及其制造工艺。

背景技术

随着半导体产业已经进入纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，在光刻操作方面在控制下面的层的平坦度上存在挑战。特别是，化学机械抛光操作在平坦化下面的层中起到了重要的作用。

发明内容

根据本发明的一些实施例，提供了一种半导体器件，包括：非易失性存储器单元，形成在衬底的存储器单元区中；第一电路，形成在所述衬底的第一电路区中；以及第二电路，形成在所述衬底的第二电路区中，其中，从截面图观察，在所述第一电路区中形成所述衬底的表面的第一器件位于比在所述第二电路区中形成所述衬底的表面的第二器件更低的层级处。

根据本发明的另一些实施例，还提供了一种制造半导体器件的方法，所述方法包括：在衬底的存储器单元区中形成被保护层覆盖的存储器单元结构；形成掩模图案，所述掩模图案具有位于第一电路区上方的开口，同时通过所述掩模图案覆盖所述存储器单元区和第二电路区；在所述第一电路区中凹进所述衬底，同时，保护所述存储器单元区和所述第二电路区；以及在位于凹进的所述衬底上方的所述第一电路区中形成具有第一栅极介电层的第一场效应晶体管(FET)，以及在位于所述衬底上方的所述第二电路区中形成具有第二栅极介电层的第二场效应晶体管。

根据本发明的又一些实施例，还提供了一种制造半导体器件的方法，所述方法包括：在衬底的存储器单元区中形成被保护层覆盖的存储器单元结构；在第一电路区中形成凹槽，同时保护所述存储器单元区和第二电路区至第五电路区；以及当所述存储器单元区受到保护时，在位于凹进的衬底上方的所述第一电路区中形成具有厚度T1的第一栅极介电层，在位于所述衬底上方的所述第二电路区中形成具有厚度T2的第二栅极介电层，在位于所述衬底上方的所述第三电路区中形成具有厚度T3的第三栅极介电层，在位于所述衬底上方的第四电路区中形成具有厚度T4的第四栅极介电层以及在位于所述衬底上方的所述第五电路区中形成具有厚度T5的第五栅极介电层，其中，满足T1T2T3T4T5。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出根据本发明的实施例的包括非易失性存储器(NVM)区和各个操作电压的电路区的半导体器件的截面图。

图2A示出根据本发明的实施例的用于在NVM区和电路区之间形成台阶的顺序制造工艺的各个阶段中的一个阶段的截面图。图2B示出根据本发明的实施例的用于在NVM区和电路区之间形成台阶的顺序制造工艺的各个阶段中的一个阶段的截面图。图2C示出根据本发明的实施例的用于在NVM区和电路区之间形成台阶的顺序制造工艺的各个阶段中的一个阶段的截面图。图2D示出根据本发明的实施例的用于在NVM区和电路区之间形成台阶的顺序制造工艺的各个阶段中的一个阶段的截面图。

图3A示出根据本发明的实施例的用于制造包括NVM区和电路区的半导体器件的顺序工艺的各个阶段中的一个阶段的截面图。图3B示出NVM单元结构的截面图。

图4示出根据本发明的实施例的用于制造包括NVM区和电路区的半导体器件的顺序工艺的各个阶段中的一个阶段的截面图。