[发明专利]形成水平纳米线的方法以及由水平纳米线制备的器件

说明书

一种形成水平纳米线的方法，该方法包括提供基板，所述基板包括电介质层和鳍结构，所述鳍结构包括从电介质层突出的部分，所述突出的部分是部分未掩蔽的，且包含由第一材料层交替且重复地与第二材料层叠置构成的多层堆叠；通过进行一个循环来形成水平纳米线，所述循环包括选择性除去第一材料，直到第二材料的水平纳米线悬浮在部分未掩蔽的突出部分的剩余部分上方，在该剩余部分上形成牺牲层，同时保持悬浮的水平纳米线未被覆盖，在悬浮的水平纳米线上选择性设置覆盖层，然后除去牺牲层。水平纳米线从顶部开始悬浮，在底部水平纳米线悬浮后除去覆盖层。

技术领域

本发明涉及半导体器件领域。本发明更具体涉及形成水平纳米线的方法以及由该水平纳米线制备的器件。

背景技术

在过去十年，半导体工业通过从平面CMOS发展为鳍型场效应晶体管(Fin-FET)而改变了晶体管设计。但是，随着试图使最终的CMOS能够缩放而不断缩小鳍片的宽度，由于通道宽度减小而导致通道中不利的变化性和流动性成为难点。克服该问题的一种方式是引入一种称为栅极全包围场效应晶体管(GAA-FET)的新晶体管结构。在GAA-FET设计中，栅极位于完全包裹通道的位置，并且栅极结合了至少一个水平纳米线，由此形成通道的纳米线在从源极连接到漏极时悬浮。这提供了比finFET更好的栅极控制和静电学，从而能够使栅极的长度进一步缩放。

尽管有这些优点，在制备水平纳米线中仍然有要求和挑战。GAA-FET的最终目标是至少有三个平行的纳米线，以增加驱动电流，保持CD缩放在5-7纳米内，并且在所有纳米线上都提供相同的宽度以获得更好的性能。因此，难点在于制备满足这些要求的纳米线。

通常通过从包含交替的牺牲性半导体材料层和半导体纳米线材料层的多层堆叠中选择性除去该牺牲材料层来制备水平纳米线。可使用选择性湿蚀刻来进行选择性去除。US 2013/0161756 A1揭示了通过湿蚀刻选择性蚀刻牺牲SiGe层，从而选择性除去SiGe，但是不除去硅纳米线结构。也可以使用选择性干等离子体蚀刻来进行选择性去除，因此可以先进行选择性氧化。

尽管这些已知技术有助于形成水平纳米线，但它们不能确保满足CD缩放到5-7nm的要求和/或在形成的所有纳米线上提供相同的CD。因此，尽管选择性去除可以导致纳米线的形成，但是它可能无法满足上述要求。而且，交替的要牺牲的半导体材料层和要制备的半导体材料层之间的选择性在具有这种多层堆叠的传入晶片之间也存在不均匀的问题。选择性蚀刻方法虽然产生纳米线，但是可能无法符合上述要求。

因此，在本领域中需要能够形成适用于制造GAA-FET而不会损害器件性能同时又能跟上CMOS制造缩放努力的水平纳米线的方法。

发明内容

本发明的一个目的是提供高效且简单的形成水平纳米线的方法。本发明的另一个目的是形成栅极全包围场效应晶体管(GAA-FET)。

上述目的是通过本发明所述的方法实现的。

在第一方面，本发明涉及形成水平纳米线的方法。该方法包括提供基板和形成水平纳米线。基板包括电介质层和鳍结构。所述鳍结构包括从电介质层突出的部分。该突出部分是部分未掩蔽的，包括由第一材料层与第二材料层重复交替叠置构成的多层堆叠。该形成通过进行一个循环来进行。该循环包括选择性除去第一材料直到第二材料的水平纳米线悬浮在部分未掩蔽的突出部分的剩余部分上方。在该剩余部分上形成牺牲层，同时保持悬浮的水平纳米线不被覆盖。在悬浮的水平纳米线上设置覆盖层，然后除去牺牲层。循环中形成的水平纳米线从顶部开始悬浮，在底部水平纳米线悬浮后除去覆盖层。

本发明一些实施方式的优点在于，该方法能顺序地形成水平纳米线，特别是不止两个水平纳米线，从而使这些纳米线的形成独立于第一材料相对于第二材料的选择性蚀刻的限制。

本发明人已经发现在选择性除去第一材料直到水平纳米线悬浮之后在剩余部分上形成牺牲层、并且在悬浮的水平纳米线上选择性地设置覆盖层能够依次形成水平纳米线。