[发明专利]自举二极管仿真器电路有效
| 申请号: | 201711344011.1 | 申请日: | 2017-12-14 |
| 公开(公告)号: | CN108233901B | 公开(公告)日: | 2023-06-06 |
| 发明(设计)人: | 陈安邦 | 申请(专利权)人: | 科域科技有限公司 |
| 主分类号: | H03K17/06 | 分类号: | H03K17/06;H03K17/687 |
| 代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 潘军 |
| 地址: | 中国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 二极管 仿真器 电路 | ||
1.一种自举二极管仿真器电路,其具有阳极和阴极并且包括:
晶体管器件,其提供所述自举二极管仿真器电路的所述阴极,其中所述晶体管器件是具有夹断电压的JFET器件,所述JFET器件在低于所述夹断电压时被关断,并且所述JFET器件的所述夹断电压的大小大于在所述自举二极管仿真器电路的阳极处接收的最大电压;以及
二极管式器件,其包括
阴极,其连接到所述晶体管器件;以及
阳极,其为所述自举二极管仿真器电路的所述阳极。
2.根据权利要求1所述的自举二极管仿真器电路,其特征在于,所述JFET器件是高压器件,并且所述二极管式器件是中压器件。
3.根据权利要求1所述的自举二极管仿真器电路,其特征在于,所述自举二极管仿真器电路的所述阳极接收最小电压,并且所述二极管式器件具有最小反向击穿电压,所述最小反向击穿电压的大小大于所述JFET器件的所述夹断电压减去在所述自举二极管仿真器电路的所述阳极处接收的所述最小电压。
4.根据权利要求3所述的自举二极管仿真器电路,其特征在于,所述JFET器件包括栅极端子,所述栅极端子接地。
5.根据权利要求3所述的自举二极管仿真器电路,其特征在于,所述JFET器件包括源极端子,其直接与所述二极管式器件连接。
6.根据权利要求1至5中任一项所述的自举二极管仿真器电路,其特征在于,所述二极管式器件包括二极管。
7.根据权利要求1至5中任一项所述的自举二极管仿真器电路,其特征在于,所述二极管式器件包括仿真二极管器件。
8.根据权利要求7所述的自举二极管仿真器电路,其特征在于,所述仿真二极管器件包括半导体开关。
9.根据权利要求7所述的自举二极管仿真器电路,其特征在于,所述仿真二极管器件包括PMOS器件,其包括漏极端子和源极端子并具有连接在所述漏极端子和所述源极端子之间的体二极管。
10.根据权利要求9所述的自举二极管仿真器电路,其特征在于,所述PMOS器件包括栅极端子,并且所述PMOS器件的所述栅极端子和所述源极端子彼此直接连接。
11.根据权利要求9所述的自举二极管仿真器电路,其特征在于,所述PMOS器件包括栅极端子,并且还包括连接在所述PMOS器件的所述栅极端子和所述源极端子之间的电阻器。
12.根据权利要求7所述的自举二极管仿真器电路,其特征在于,所述仿真二极管器件包括NMOS器件,其包括漏极端子和源极端子并具有连接在所述漏极端子和所述源极端子之间的体二极管。
13.根据权利要求12所述的自举二极管仿真器电路,其特征在于,所述NMOS器件包括栅极端子,并且所述NMOS器件的所述栅极端子和所述源极端子彼此直接连接。
14.根据权利要求13所述的自举二极管仿真器电路,其特征在于,还包括连接到所述NMOS器件的栅极端子的栅极控制电路。
15.根据权利要求8所述的自举二极管仿真器电路,其特征在于,所述半导体开关包括二极管接法晶体管。
16.根据权利要求15所述的自举二极管仿真器电路,其特征在于,所述二极管接法晶体管包括PNP双极晶体管,其包括基极端子和集电极端子,所述基极端子和所述集电极端子彼此直接连接。
17.根据权利要求15所述的自举二极管仿真器电路,其特征在于,所述二极管接法晶体管包括NPN双极晶体管,其包括基极端子和集电极端子,所述基极端子和所述集电极端子彼此直接连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于科域科技有限公司,未经科域科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711344011.1/1.html,转载请声明来源钻瓜专利网。





