[发明专利]低电容静电放电（ESD）器件

说明书

本公开涉及半导体结构，更具体地，涉及低电容静电放电(ESD)器件及其制造方法。该结构包括：第一结构，其包括部分地延伸在第一阱之上的第一扩散区域、第二扩散区域和第三扩散区域的图案；以及第二结构，其包括在第二阱中的第四扩散区域，第四扩散区域电连接到第一结构以在衬底的体区域上形成可控硅整流器(SCR)。

技术领域

本公开涉及半导体结构，更具体地，涉及低电容静电放电(ESD)器件及其制造方法。

背景技术

高频电路应用(例如，ASIC高速串行(HSS)链路、无线通信中的功率放大器等)需要低电容静电放电(ESD)保护。例如，CMOS技术中的功率放大器容易受到ESD事件的影响，这可以损坏集成电路(IC)，因此需要ESD保护。

在正常操作期间，使用例如ESD二极管、ESD NFET等的常规ESD器件倾向具有在ESD关闭时影响电路的高寄生电容。可控硅整流器(SCR)结构是所期望的替代ESD结构，因为与例如ESD二极管和ESD NFET相比，它们提供低电容和高ESD性能。SCR器件是四层固态电流控制器件。四层器件包括形成PNPN结构的p-n-p-n层或形成NPNP结构的n-p-n-p层，其中任一个具有三个P-N结和三个端子。SCR是单向器件(即，只能在一个方向上传导电流)，通常只能通过进入到栅极的电流才能触发(与TRIAC相反，其可以通过施加到它的栅极电极的正电流或负电流正常触发)。

发明内容

在本公开的方面中，一种结构包括：第一结构，其包括部分地延伸在第一阱之上的第一扩散区域、第二扩散区域以及第三扩散区域的图案；以及第二结构，其包括在第二阱中的第四扩散区域，第四扩散区域电连接到第一结构以在衬底的体区域上形成可控硅整流器(SCR)。

在本公开的方面中，一种结构包括：第一结构的第一P+区域，部分地在SOI技术中的第一N区域之上；以及在体衬底中的第一P区域，其中第二结构的第一N+区域形成在与绝缘体上硅(SOI)技术相邻的体衬底的边缘处。

在本公开的方面中，一种结构包括：第一鳍结构，其包括部分地延伸在第一阱和绝缘体上半导体(SOI)区域中的掩埋氧化物层之上的交替扩散区域的图案；以及第二鳍结构，由扩散区域构成并在与SOI区域相邻的衬底的体区域中的第二阱上。

附图说明

在下面的详细描述中通过本公开的示例性实施例的非限制性示例参考所述多个附图来描述本公开。

图1示出了根据本公开的方面的ESD SCR结构以及相应的制造工艺。

图2A示出了根据本公开的另一方面的ESD SCR结构以及相应的制造工艺。

图2B示出了图2A的ESD SCR结构的局部俯视图。

图3示出了根据本公开的另一方面的ESD SCR结构以及相应的制造工艺。

图4示出了根据本公开的方面的ESD SCR器件与常规ESD器件的估计电容的比较。

具体实施方式

本公开涉及半导体结构，更具体地，涉及低电容静电放电(ESD)器件及其制造方法。更具体地，本公开涉及低电容ESD可控硅整流器(SCR)器件及其制造方法。有利地，与常规的ESD器件相比，ESD SCR器件提供了用于ESD保护的总电容减小。例如，通过实施在此描述的ESD SCR结构，可以使C1电容减小大于总二极管-触发(DT)SCR电容减小的40％，例如，C_总从大约0.75C减小到0.43C。此外，在此描述的ESD SCR结构可以在DTSCR总器件面积上具有大约30％至70％的减小。