[发明专利]一种多芯片串联通信系统有效
申请号: | 201711317710.7 | 申请日: | 2017-12-12 |
公开(公告)号: | CN108255756B | 公开(公告)日: | 2020-06-19 |
发明(设计)人: | 郭海丰;杨作兴;刘子熹;高阳;巫跃凤 | 申请(专利权)人: | 深圳比特微电子科技有限公司 |
主分类号: | G06F13/38 | 分类号: | G06F13/38;H04L1/00 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 孟旸;王丽琴 |
地址: | 518057 广东省深圳市高*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 串联 通信 系统 | ||
本发明公开了一种多芯片串联通信系统,其是通过将多个运算芯片的下行数据接收端、下行数据发送端、上行数据接收端、上行数据发送端、流控接收端、流控发送端相互连接而组成多级运算芯片串联通信结构,并由控制芯片连接至其中第零级运算芯片进而组成了串联通信系统结构,同时。利用所设计的下行、上行通信协议,并通过流控接收端、流控发送端的流控信号协调各个运算芯片的上行数据的发送。本发明的线路结构设计难度低,使得其生产成本更低,并且同时依靠上下串联通信协议,消除了其中各个运算芯片的上下行通信数据的相互干扰,保证了每个运算芯片都能正确接收和发送数据,同时支持广播和单播两种方式,兼顾高效和灵活。
技术领域
本发明涉及芯片布线通信领域,特别涉及一种多芯片的串联通信系统。
背景技术
一个运算量巨大的复杂运算系统往往是由一个控制芯片和众多的运算芯片组成,如图1所示,在该系统中,控制芯片负责配置运算芯片,并分发运算任务给各个运算芯片,各个运算芯片负责处理运算数据,并返回运算结果给控制芯片。需要说明的是,图1仅为示例,其中并未包含各个运算芯片之间的连接关系以及与控制芯片的连接关系,其中运算芯片的数量仅代表多个,不具有限定运算芯片个数的作用。
随着对运算系统性能要求的越来越高,运算系统中的运算芯片的数量可能多至几百个,进而,控制芯片如何安全高效的与众多芯片通信,已成了重中之重的任务。
目前,多芯片运算系统的通信方法主要有两种方式:
1)并联通信方式
该方式的优点在于,控制芯片与每一个运算芯片通过各自独立的通信线路连接并通信,运算芯片之间的独立性强,与控制芯片通信互不干扰。
而其缺点也很明显,例如控制芯片与运算芯片之间的互联信号线路众多,极大的限制了运算芯片的数量,并且由于复杂线路的设计和制造成本的上升,使得系统成本很高。
2)串联通信方法
该方式的优点在于,运算芯片之间共享相同的通信路径,互联信号较少,不会限制运算芯片的数量,系统成本低。
该方式的缺点在于,控制芯片与运算芯片共享通信路径,运算芯片间独立性受影响,通信时可能存在互相干扰,需要合理高效的通信机制进行约束。
发明内容
有鉴于此,本发明提供了一种兼顾成本并且简单高效的多芯片串联通信系统。
本申请的技术方案是这样实现的:
一种多芯片串联通信系统,包括:
一个控制芯片和多个运算芯片;其中
每个运算芯片均具有下行数据接收端RXDI、下行数据发送端RXDO、上行数据接收端TXDI、上行数据发送端TXDO、流控接收端CTSI、流控发送端CTSO;
每个运算芯片中:
其下行数据接收端RXDI连接于前一级运算芯片的下行数据发送端RXDO,
其下行数据发送端RXDO连接于后一级运算芯片的下行数据接收端RXDI,
其上行数据接收端TXDI连接于后一级运算芯片的上行数据发送端TXDO,
其上行数据发送端TXDO连接于前一级运算芯片的上行数据接收端TXDI,
其流控接收端CTSI连接于前一级运算芯片的流控发送端CTSO,
其流控发送端CTSO连接于后一级运算芯片的流控接收端CTSI;
直接连接于所述控制芯片的第零级运算芯片中:
其下行数据接收端RXDI连接于所述控制芯片的数据发送端,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳比特微电子科技有限公司,未经深圳比特微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711317710.7/2.html,转载请声明来源钻瓜专利网。