[发明专利]一种基于碳硅融合技术的加解密芯片

说明书

本发明涉及一种基于碳硅融合技术的加解密芯片，包括硅基晶体管加解密算法电路和碳纳米晶体管密钥注入存储电路。其中，所述的硅基晶体管加解密算法电路是以硅为衬底的硅基集成电路，所述的碳纳米晶体管密钥注入存储电路叠加在硅基集成电路上。本发明提供的基于碳硅融合技术的加解密芯片，在硅基集成电路上二次集成碳纳米晶体管电路，通过碳纳米管电路实现加解密芯片密钥的注入存储；进一步的，利用碳纳米晶体管的特性，增加密钥破解难度，同时可实现密钥存储电路的自毁，提升加解密芯片的安全性。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种基于碳硅融合技术的加解密芯片。

背景技术

随着硅基集成电路工艺的飞速发展，诸多复杂的加解密算法可以实现在硅基集成电路上，但现有利用OTP技术(一次性编程写入技术)技术或FLASH技术(闪存技术)的硅基电路实现密钥注入存储的加解密电路模式存在很多工艺限制，比如在部分先进工艺中无法实现OTP和FLASH工艺，需要购买单独的OTP/FLASH模块授权，且容易通过对硅基集成电路的反向工程分析获得存储密钥。

发明内容

本发明针对在现有的硅基电路中实现密钥注入存储的加解密电路的工艺限制，提出了一种基于碳硅融合技术的加解密芯片，通过碳纳米晶体管集成电路与硅基集成电路的二次集成，实现加解密芯片密钥的注入存储，进一步的根据碳纳米晶体管的特性，增加密钥的安全性。

本发明提供了一种基于碳硅融合技术的加解密芯片，包括硅基晶体管加解密算法电路、碳纳米晶体管密钥注入存储电路。其中，所述的硅基晶体管加解密算法电路是以硅为衬底的硅基集成电路；所述的碳纳米晶体管密钥注入存储电路设置在碳纳米晶体管集成电路中，注入存储不同的密钥；所述的碳纳米晶体管集成电路叠加在硅基集成电路上，进行二次集成。本发明提供的加解密芯片利用硅基集成电路实现相对复杂的加解密功能，利用碳纳米晶体管电路实现相对简单但需要保密的密钥注入存储功能。

优选地，上述基于碳硅融合技术的加解密芯片中，在硅基集成电路的裸芯片钝化层之上进行平坦化，生成水毁性薄膜，在水毁性薄膜之上生成碳纳米晶体管集成电路，在碳纳米晶体管集成电路上形成碳纳米晶体管密钥注入存储电路，实现可变密钥的注入和存储。水毁性薄膜可以实现芯片开盖后遇水汽变形，导致密钥不可以通过开盖的方式被测量到。

优选地，上述基于碳硅融合技术的加解密芯片中，碳纳米晶体管集成电路分为功能区和非功能区，所述功能是指密钥注入存储功能，所述碳纳米晶体管密钥注入存储电路位于功能区；非功能区由多层无关功能的碳纳米晶体管组成，覆盖在功能区之上。利用碳纳米晶体管可堆叠生长的特性，在功能性碳纳米晶体管之上叠加覆盖多层非功能的碳纳米晶体管，从而急剧加大通过观测分析电路图形来分析得到密钥的难度，防止反向工程获取密钥。

优选地，上述基于碳硅融合技术的加解密芯片中，碳纳米晶体管集成电路中的碳纳米晶体管通过引线键合或硅通孔实现碳纳米晶体管集成电路与硅基电路集成电路的互连。通过普通的引线键合、硅通孔等片上互连技术完成硅基加解密算法电路同碳纳米晶体管电路的互连，之后进行芯片封装。

优选地，上述基于碳硅融合技术的加解密芯片中，碳纳米晶体管集成电路叠加在硅基集成电路上，进行二次集成，之后进行集成电路封装，使得碳纳米晶体管密钥注入存储电路封装在所述加解密芯片内部，使得加解密算法电路同密钥集成在同一芯片内部，无法从芯片外部电路获得存储的密钥。

本发明与现有技术相比的优点在于：

(1)可以适用于目前绝大多数硅基集成电路工艺(而现有利用OTP/FLASH等技术的密钥注入电路依赖于相关工艺支持，很多先进工艺尚未支持OTP/FLASH技术)。

(2)进一步地，本发明提供的加解密芯片利用碳纳米晶体管可堆叠生长的特性，在功能碳纳米晶体管上叠加覆盖多层非功能的碳纳米晶体管，从而急剧加大通过观测分析电路图形来分析得到密钥的难度，防止反向工程获取密钥。