[发明专利]嵌入式闪存的制作方法

说明书

本发明涉及嵌入式闪存的制作方法，在基底上的存储区形成有栅极结构，通过在逻辑区和存储区形成导电层并覆盖光刻胶消除了逻辑区和存储区的台阶差，通过光刻胶回刻，暴露出部分导电层，该部分导电层覆盖所述栅极结构的顶部和部分侧墙，将剩余的光刻胶做为光刻胶保护层，刻蚀该部分导电层，从而暴露出栅极结构的顶部和部分侧墙，在栅极结构周围形成了一定厚度的导电层，去除光刻胶保护层后，在逻辑区和存储区都形成了覆盖所述基底的的导电层，与现有工艺中通过淀积较厚的多晶硅层并作平坦化处理消除逻辑区和存储区的台阶差的方法相比，减少了工艺流程并可节约成本。

技术领域

本发明涉及半导体技术领域，尤其涉及嵌入式的制作方法。

背景技术

近年来，随着智能电子产品市场的飞速发展，各类微控制器(micro controllerunit,MCU)及SoC芯片的使用已经深入到汽车电子、工业控制和医疗产品等日常生活的各个方面。而高性能的MCU或SoC产品都离不开高性能嵌入式闪存(embedded flash,E-flash)内核的支持。无论是从芯片面积、系统性能和功耗上，还是从制造良率和设计周期上考虑，嵌入式存储器对SoC设计的主导作用都在不断增加。嵌入式闪存是将已有的闪存与现有的逻辑模块从物理或是电学进行结合，提供更多样的性能。

闪存(flash)作为一种安全、快速的存储体，以其体积小、容量大、成本低、掉电数据不丢失等一系列优点，成为了嵌入式系统中数据和程序最主要的载体。其中，每个单元由两个晶体管-存储管和选择管(或擦除管)组成的2T嵌入式闪存由于可以通过选择管(或擦除管)将外部干扰(编程串扰，甚至擦除串扰)降低甚至摒除而得到广泛的使用。

在现有的嵌入式闪存制造工艺中，在同一基底上往往同时进行存储单元(存储区)、逻辑晶体管(逻辑区)和高压晶体管的工艺，然而，现有工艺通过淀积两次多晶硅层(两次淀积中间通常还包括在逻辑区淀积一氧化层)及化学机械研磨多晶硅层消除逻辑区和存储区的台阶差，之后再刻蚀多晶硅层在逻辑区和存储区形成栅极层，后续再刻蚀该栅极层以形成逻辑区栅极和存储区的选择栅和/或擦除栅。整个工艺流程时间长且成本高昂。

发明内容

本发明要解决的技术问题是现有工艺在形成逻辑区栅极和存储区的选择栅和/或擦除栅时工艺流程繁琐且成本高的问题。

为解决上述问题，本发明提供了一种嵌入式闪存的制作方法，包括如下步骤：

提供一基底，所述基底上包括逻辑区和存储区，所述存储区形成有栅极结构，所述栅极结构包括位于其顶部的硬掩模层和位于其侧壁的侧墙；形成导电层，所述导电层覆盖所述存储区和所述逻辑区；形成光刻胶层，所述光刻胶层覆盖所述导电层，并且所述光刻胶层的表面平行于所述基底表面；去除部分所述光刻胶层，暴露出部分所述导电层，所述部分导电层覆盖所述硬掩模层和部分所述侧墙；以剩余的所述光刻胶层作为光刻胶保护层，刻蚀所述导电层，暴露出所述硬掩模层和部分所述侧墙；以及去除所述光刻胶保护层。

可选的，所述栅极结构还包括沿所述基底表面依次形成的浮栅、极间介质层以及控制栅。

可选的，在所述基底和所述栅极结构之间还形成有栅极氧化层，所述栅极结构位于所述栅极氧化层上方的高度是200nm～250nm。

可选的，所述导电层包括多晶硅，所述导电层的厚度是40～60nm。

可选的，利用旋涂法形成所述光刻胶层，所述光刻胶层包括正性光刻胶。

可选的，去除部分所述光刻胶层利用各向异性干法刻蚀工艺。

可选的，去除部分所述光刻胶层利用氧气灰化工艺。

可选的，刻蚀所述导电层利用各向异性干法刻蚀工艺。

可选的，以剩余的所述光刻胶层作为光刻胶保护层，刻蚀所述导电层的步骤包括：使得剩余的所述导电层在所述逻辑区与所述存储区齐平。