[发明专利]解码方法、存储器存储装置及存储器控制电路单元

说明书

本发明的范例实施例提供一种解码方法、存储器存储装置及存储器控制电路单元，所述解码方法用于包括可复写式非易失性存储器模块的存储器存储装置。所述解码方法包括：使用至少一读取电压电平读取至少一存储单元以获得码字；由错误检查与校正电路对码字执行奇偶检查操作以产生对应于码字的校验子总合；以及根据校验子总合是否小于第一预设值，动态地调整错误检查与校正电路在第一解码操作中使用的第一参数并由错误检查与校正电路使用第一参数对码字执行第一解码操作。

技术领域

本发明涉及一种解码方法、存储器存储装置及存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

为了确保数据的正确性，存储在可复写式非易失性存储器模块中的数据可能经过编码。当从可复写式非易失性存储器模块读取数据时，所读取的数据可被解码以更正错误。然而，对数据的解码可能会遇到错误地板(error floor)，使得解码效率降低。错误地板一般认为是由数据中的陷阱集(trapping set)所引起。若数据中具有陷阱集，则数据中的错误比特数可能无法通过解码而收敛。

发明内容

本发明的范例实施例提供一种解码方法、存储器存储装置及存储器控制电路单元，可改善对于具有陷阱集的数据的解码效率。

本发明的一范例实施例提供一种解码方法，其用于包括可复写式非易失性存储器模块的存储器存储装置，其中所述可复写式非易失性存储器模块包括多个存储单元，且所述解码方法包括：发送读取指令序列，其中所述读取指令序列用以指示所述可复写式非易失性存储器模块使用至少一读取电压电平读取所述存储单元的至少其中之一以获得码字；由错误检查与校正电路对所述码字执行奇偶检查操作以产生对应于所述码字的校验子总合；以及根据所述校验子总合是否小于第一预设值，动态地调整所述错误检查与校正电路在第一解码操作中使用的第一参数并由所述错误检查与校正电路使用所述第一参数对所述码字执行所述第一解码操作，其中所调整的所述第一参数影响所述码字中的第一比特在所述第一解码操作中被视为错误比特的机率。

在本发明的一范例实施例中，所述校验子总合为对应于所述码字的初始校验子总合，且所述初始校验子总合是通过对尚未被解码的所述码字执行所述奇偶检查操作而产生。

在本发明的一范例实施例中，所述第一解码操作是使用比特翻转算法，且所述第一参数包括所述比特翻转算法中用以决定待翻转比特的翻转门槛值。

在本发明的一范例实施例中，根据所述校验子总合是否小于所述第一预设值动态地调整所述错误检查与校正电路在所述第一解码操作中使用的所述第一参数的步骤包括：若所述校验子总合小于所述第一预设值，将所述翻转门槛值从第一门槛值调整为第二门槛值，其中所述第二门槛值小于所述第一门槛值；以及若所述校验子总合不小于所述第一预设值，将所述翻转门槛值设定为所述第一门槛值。

在本发明的一范例实施例中，所述第一解码操作是使用最小总和算法，且所述第一参数包括对应于所述第一比特的对数可能性比值。

在本发明的一范例实施例中，根据所述校验子总合是否小于所述第一预设值动态地调整所述错误检查与校正电路在所述第一解码操作中使用的所述第一参数的步骤包括：若所述校验子总合小于所述第一预设值，将所述对数可能性比值从第一数值调整为第二数值，其中所述第二数值的绝对值小于所述第一数值的绝对值；以及若所述校验子总合不小于所述第一预设值，将所述对数可能性比值设定为所述第一数值。