[发明专利]解码方法、存储器存储装置及存储器控制电路单元

权利要求书

1.一种解码方法，用于包括可复写式非易失性存储器模块的存储器存储装置，其中所述可复写式非易失性存储器模块包括多个存储单元，其特征在于，所述解码方法包括：

发送读取指令序列，其中所述读取指令序列用以指示所述可复写式非易失性存储器模块使用至少一读取电压电平读取所述多个存储单元的至少其中之一以获得码字；

由错误检查与校正电路对所述码字执行奇偶检查操作以产生对应于所述码字的校验子总合；以及

根据所述校验子总合是否小于第一预设值，动态地调整所述错误检查与校正电路在第一解码操作中使用的第一参数并由所述错误检查与校正电路使用所述第一参数对所述码字执行所述第一解码操作，

其中所调整的所述第一参数影响所述码字中的第一比特在所述第一解码操作中被视为错误比特的机率。

2.根据权利要求1所述的解码方法，其中所述校验子总合为对应于所述码字的初始校验子总合，且所述初始校验子总合是通过对尚未被解码的所述码字执行所述奇偶检查操作而产生。

3.根据权利要求2所述的解码方法，其中所述第一解码操作是使用比特翻转算法，且所述第一参数包括所述比特翻转算法中用以决定待翻转比特的翻转门槛值。

4.根据权利要求3所述的解码方法，其中根据所述校验子总合是否小于所述第一预设值动态地调整所述错误检查与校正电路在所述第一解码操作中使用的所述第一参数的步骤包括：

若所述校验子总合小于所述第一预设值，将所述翻转门槛值从第一门槛值调整为第二门槛值，其中所述第二门槛值小于所述第一门槛值；以及

若所述校验子总合不小于所述第一预设值，将所述翻转门槛值设定为所述第一门槛值。

5.根据权利要求2所述的解码方法，其中所述第一解码操作是使用最小总和算法，且所述第一参数包括对应于所述第一比特的对数可能性比值。

6.根据权利要求5所述的解码方法，其中根据所述校验子总合是否小于所述第一预设值动态地调整所述错误检查与校正电路在所述第一解码操作中使用的所述第一参数的步骤包括：

若所述校验子总合小于所述第一预设值，将所述对数可能性比值从第一数值调整为第二数值，其中所述第二数值的绝对值小于所述第一数值的绝对值；以及

若所述校验子总合不小于所述第一预设值，将所述对数可能性比值设定为所述第一数值。

7.根据权利要求1所述的解码方法，其中根据所述校验子总合是否小于所述第一预设值动态地调整所述错误检查与校正电路在所述第一解码操作中使用的所述第一参数并由所述错误检查与校正电路使用所述第一参数对所述码字执行所述第一解码操作的步骤包括：

在产生所述校验子总合之后，由所述错误检查与校正电路对所述码字执行第二解码操作；以及

在执行所述第二解码操作之后，根据所述校验子总合是否小于所述第一预设值，动态地调整所述错误检查与校正电路在所述第一解码操作中使用的所述第一参数，并由所述错误检查与校正电路使用所述第一参数对所述码字执行所述第一解码操作，

其中所述第一解码操作与所述第二解码操作是使用不同的解码算法。

8.根据权利要求7所述的解码方法，其中由所述错误检查与校正电路对所述码字执行所述第二解码操作的步骤包括：

根据所述校验子总合是否小于第二预设值，动态地调整所述错误检查与校正电路在所述第二解码操作中使用的第二参数，并由所述错误检查与校正电路使用所述第二参数对所述码字执行所述第二解码操作，

其中所调整的所述第二参数影响所述码字中的第二比特在所述第二解码操作中被视为所述错误比特的机率。