[发明专利]边界间隔物结构以及集成

说明书

本公开涉及半导体结构，更具体地，涉及与鳍FET器件一起使用的N‑P边界间隔物结构及其制造方法。该方法包括：形成多个第一鳍结构；在多个鳍结构中的第一鳍结构和多个鳍结构中的第二鳍结构之间形成阻挡层；以及在第一鳍结构上形成外延材料，而至少通过形成在第一鳍结构和第二鳍结构之间的阻挡层来阻挡外延材料延伸到第二鳍结构上。

技术领域

本公开涉及半导体结构，更具体地，涉及与鳍FET器件一起使用的边界间隔物结构以及制造方法。

背景技术

随着技术节点的提升，在邻近的鳍结构上形成的n-EPI层和p-EPI层之间提供了越来越小的空间。例如，在7nm结构中，对于n-EPI和p-EPI的空间通常仅为大约50nm或更小。这个小间隔可导致对于邻近器件的n-EPI和p-EPI之间或者n-EPI和Vdd电源层之间的N-P短路。例如，在邻近鳍上执行的外延生长工艺期间，外延生长的尺寸会发生变化，或者会发生异常外延生长，这种外延生长扩张超出了形成在各自鳍上的掩模，导致外延材料的合并。

解决该问题的方法是减小在鳍上形成外延层的生长时间，因为EPI层的实际尺寸是生长时间的函数。然而，这可以导致形成不充足的EPI层，而这反过来将限制器件的性能，特别是由于EPI层用于形成鳍FET器件的源极和漏极区域。用于减小邻近鳍结构的外延层之间短路的可能性的另一种方法是使用鳍的侧面上的侧壁间隔物的剩余部分来约束外延生长，因为在7nm节点技术中对于全EPI生长，n-EPI和p-EPI之间的空间是不足的。然而，这又导致EPI体积显著小于所期望的，从而限制了器件的性能。

发明内容

在本公开的一个方面中，一种方法包括：形成多个第一鳍结构；在多个鳍结构中的第一器件的第一鳍结构与第二器件的第二鳍结构之间形成阻挡层；以及在第一鳍结构上形成外延材料，而至少通过形成在第一鳍结构和第二鳍结构之间的阻挡层来阻挡外延材料延伸到第二鳍结构上。

在本公开的一个方面中，一种方法包括：形成用于第一器件类型的第一鳍结构；形成用于与第一器件类型邻近的第二器件类型的第二鳍结构；在第一鳍结构之上形成掩模；在第二鳍结构和掩模之上形成阻挡材料；部分去除阻挡材料以在第二鳍结构的侧壁和掩模的侧壁上留下阻挡材料；去除掩模以在第一器件类型和第二器件类型之间的边界处形成垂直阻挡层；以及在第二鳍结构上生长外延层，而垂直阻挡层防止外延层延伸超出边界。

在本公开的一个方面中，中间结构包括：第一器件的第一鳍结构；与第一鳍结构邻近的第二器件的第二鳍结构；在第一器件和第二器件之间的边界处的阻挡材料；以及在第一器件的边界内的第一鳍结构上的外延材料以及第二器件的边界内的第二鳍结构上的外延材料。阻挡材料被构造成防止第一鳍结构和第二鳍结构的外延材料合并在一起并延伸超出边界。

附图说明

在下面的详细描述中通过本公开的示例性实施例的非限制性示例参考所述多个附图来描述本公开。

图1示出了根据本公开的方面的进入结构以及相应的制造工艺。

图2示出了根据本公开的方面的除了其它特征之外的掩模和鳍结构之上的阻挡层以及相应的制造工艺。

图3示出了根据本公开的方面的除了其它特征之外的掩模上和鳍结构之上的阻挡层的垂直部分以及相应的制造工艺。

图4示出了根据本公开的方面的除了其它特征之外的部分去除以暴露鳍结构的间隔物层以及相应的制造工艺。

图5示出了根据本公开的方面的除了其它特征之外的在鳍结构的暴露部分上的外延生长以及相应的制造工艺。

图6示出了根据本公开的方面的除了其它特征之外的在其它鳍结构的暴露部分上的外延生长以及相应的制造工艺。

图7示出了根据本公开的方面的除了其它特征之外的去除PFET结构和NFET结构的外延层之间的阻挡层以及相应的制造工艺。

具体实施方式