[发明专利]FPGA布线覆盖率测试方法

说明书

本发明涉及一种FPGA布线覆盖率测试方法。该测试方法包括在FPGA的IO接口输入测试信号；根据不同的布线方式选取对应的预设路径；根据所述布线方式以及所述预设路径分别将FPGA中的每行和每列基本逻辑单元进行布线；读取IO接口的输出结果完成布线覆盖率测试。本发明提供的测试方法，测试用例数量少，布线方法易于理解，可以节省大量时间以及成本。

技术领域

本发明属于FPGA数据测试技术领域，具体涉及一种FPGA布线覆盖率测试方法。

背景技术

FPGA(Field Programmable Gate Array,简称FPGA)，即现场可编程门阵列。FPGA集成度高、体积小，具有通过用户编程实现专门应用的功能。FPGA既可以解决定制电路的不足，又可以克服原有可编程器件门电路数有限的缺点，是电子设计领域中最具有活力以及发展前途的技术之一。可编程互连线是FPGA器件中至关重要的一部分资源。FPGA器件通过互连线将器件内部的可编程资源、时钟控制资源等连接成一个整体。互连线与互连线之间存在着可编程开关阵列，这些可编程开关阵列使得FPGA器件内部的互连线可以根据用户的指定，进行线与线之间的连接和绝缘，从而实现设计的功能。

互连线的完整性是整个FPGA器件内部资源可测性的基础。任何互连线中存在的故障，都有可能导致电路设计的配置失效。为了能够减少甚至排除FPGA器件内部的互连线故障，保证产品具有较高的编程可靠性，需要设计出配置次数少、连线覆盖率高的测试向量。图1为现有技术中的一种图层分解式互联线模型的示意图，图1所示为完整的开关矩阵外部互连线分布。以二长线为例，图1中开关矩阵的上边、下边以及左三边存在需要测试的互连线，上、下两边的二长线都有十条左向(即向左)二长线和十条右向(即向右)二长线，左边的二长线有二十条上向(即向上)二长线和二十条下向(即向下)二长线。建立图层分解式模型时，将开关矩阵十条上向二长线和十条下向二长线转移到右侧，这样开关矩阵的每条边上都有二十条互连线，形成了规则互连线图形。然后分解连线图层，每个方向都刚好有十条互连线，因此将互连线图形划分为10层，每一个方向的连线都是一条，图层分解式模型就建好了。然后将分解后的图层进行数字化，给定连线和连线的连接方程，利用流算法进行每个图层的处理，在寻找到每个图层的测试路径之后，将测试路径优化合并，编写位流文件进行测试。以上图层分解式模型是现有的用于互连线测试的经典模型，但应用这种模型测试互连线的效率很低，以二长线为例就需要划分为10层，导致单独对二长线的测试需要配置FPGA器件36次，再加上FPGA器件的其他类型互连线的测试到对需要对FPGA器件进行高达百次以上的测试。

因此现有布线方式复杂，完成100％覆盖时最终生成测试向量数量较多，不但导致时间成本上升，而且测试向量难以维护。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种FPGA布线覆盖率测试方法，能够测试每颗FPGA布线的连通性，并实现100％的覆盖率。

本发明的一个实施例提供了一种FPGA布线覆盖率测试方法，包括：

在FPGA的IO接口输入测试信号；

根据不同的布线方式选取对应的预设路径；

根据所述布线方式以及所述预设路径分别将FPGA中的每行和每列基本逻辑单元进行布线；

读取FPGA IO接口的输出结果完成布线覆盖率测试。

在本发明的一个实施例中，所述布线方式为6倍线布线或2倍线布线；相应地，所述6倍线布线方式的预设路径包括四条不同的所述预设路径，所述2倍线布线方式的预设路径包括八条不同的所述预设路径；其中，所述预设路径为FPGA的布线路径。

在本发明的一个实施例中，所述基本逻辑单元包括查找表单元和路径选择单元。

在本发明的一个实施例中，所述查找表单元和所述路径选择单元中均设置有布线开关矩阵。