[发明专利]集成电路和形成集成电路的方法

说明书

本申请的各个实施例涉及一种包括在同质底电极通孔(BEVA)顶面上的存储单元的集成电路。在一些实施例中，集成电路包括导线、通孔介电层、通孔和存储单元。通孔介电层覆盖在导线上。通孔延伸穿过通孔介电层至导线，并具有第一侧壁、第二侧壁和顶面。通孔的第一侧壁和第二侧壁分别在通孔的相对侧上且直接接触通孔介电层的侧壁。通孔的顶面是同质的并且基本上是平坦的。此外，通孔的顶面从通孔的第一侧壁横向延伸到通孔的第二侧壁。存储单元直接位于通孔的顶面上。本发明实施例还涉及形成集成电路的方法。

相关申请的交叉引用

本申请要求于2017年8月2日提交的美国临时申请第62/540,284号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体领域，并且更具体地，涉及集成电路和形成集成电路的方法。

背景技术

许多现代电子器件包含非易失性存储器。非易失性存储器是在没有电源的情况下能够存储数据的电子存储器。下一代非易失性存储器的一些具前景的候选对象包括电阻随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)。RRAM和MRAM具有相对简单的结构，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。

发明内容

根据本发明的一个方面，提供一种集成电路，包括：导线；覆盖导线的通孔介电层；通孔，通孔穿过通孔介电层延伸到导线，其中，通孔具有第一侧壁、第二侧壁和顶面，其中，通孔的第一侧壁和第二侧壁分别位于通孔的相对侧上，其中，通孔的第一侧壁和第二侧壁直接接触通孔介电层的侧壁，其中，通孔的顶面是同质的，并且其中，通孔的顶面从通孔的第一侧壁横向延伸到通孔的第二侧壁；以及直接地位于通孔的顶面上的存储单元。

根据本发明的另一方面，提供一种形成集成电路的方法，方法包括：形成覆盖导线的通孔介电层；对通孔介电层执行蚀刻以形成在导线上方并暴露导线的开口；形成覆盖通孔介电层并完全填充开口的导电层，其中，导电层是同质的并且直接接触开口中的通孔介电层的侧壁；对导电层的顶部执行平坦化直至到达通孔介电层，以从导电层在开口中形成通孔；以及直接在通孔上形成存储单元。

根据本发明的另一方面，提供一种集成电路，包括：下导线；覆盖下导线的通孔介电层；第一通孔，第一通孔延伸穿过通孔介电层以直接接触下导线，其中，第一通孔是单一材料且从通孔介电层的顶部到通孔介电层的底部直接接触通孔介电层的侧壁；直接堆叠在第一通孔上的底电极、数据存储元件和顶电极，其中，数据存储元件位于底电极和顶电极之间；第二通孔，第二通孔覆盖并直接接触顶电极，其中，第二通孔包括通孔主体和通孔衬垫，其中，通孔主体和通孔衬垫是不同的导电材料，其中，通孔衬垫托住通孔主体的下侧且具有从通孔主体的顶面垂直偏移的顶面；以及覆盖并直接接触第二通孔的上导线。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。事实上，为了清楚的讨论，可以任意地增加或减少各种特征的尺寸。

图1示出了包括在同质底电极通孔(BEVA)顶面上的存储单元的集成电路(IC)的一些实施例的截面图。

图2A和图2B示出了图1的IC的各个更详细实施例的截面图。

图3示出了图2A或图2B的IC的一些实施例的扩展截面图。

图4至图14、图15A、图15B、图16和图17示出了用于形成包括在同质BEVA顶面上的存储单元的IC的方法的一些实施例的一系列截面图。

图18示出了图4至图14、图15A、图15B、图16和图17的一些实施例的流程图。

具体实施方式