[发明专利]周围包裹的外延结构和方法

权利要求书

1.一种形成半导体器件的方法，所述方法包括：

形成从衬底延伸的两个鳍，其中，每个鳍具有两个源极/漏极(S/D)区和沟道区；

形成在相应的沟道区处接合每个鳍的栅极堆叠件；

在所述栅极堆叠件的顶面和侧壁表面上方并且在所述鳍的源极/漏极区的顶面和侧壁表面上方沉积一个或多个介电层；

对所述一个或多个介电层实施蚀刻工艺，其中，所述蚀刻工艺同时在所述栅极堆叠件的顶面上方产生聚合物层，导致所述鳍的源极/漏极区的顶面和侧壁表面暴露，并且所述栅极堆叠件的大部分侧壁表面仍被所述一个或多个介电层覆盖；以及

在所述鳍的源极/漏极区的顶面和侧壁表面上方生长一个或多个外延层。

2.根据权利要求1所述的方法，其中，调整所述蚀刻工艺以选择性地去除位于所述鳍的源极/漏极区上方的所述一个或多个介电层，而不蚀刻所述鳍。

3.根据权利要求1所述的方法，还包括：

形成与所述一个或多个外延层的顶面和侧壁表面电接触的接触部件。

4.根据权利要求1所述的方法，其中，生长所述一个或多个外延层包括：

生长与所述鳍的每个源极/漏极区的顶面和侧壁表面直接接触的第一外延层；以及

在位于两个所述鳍上的所述第一外延层横向合并之后，生长与所述第一外延层直接接触的第二外延层。

5.根据权利要求1所述的方法，其中，生长所述一个或多个外延层包括：

生长与所述鳍的每个源极/漏极区的顶面和侧壁表面直接接触的第一外延层；以及

在两个所述鳍上的所述第一外延层横向合并之前，生长与所述第一外延层直接接触的第二外延层。

6.根据权利要求5所述的方法，其中，两个所述鳍上的所述第二外延层合并。

7.根据权利要求1所述的方法，还包括：

在形成所述栅极堆叠件之前，在所述衬底上方且在两个所述鳍之间形成隔离结构，其中，在所述隔离结构上方形成所述栅极堆叠件。

8.一种形成半导体器件的方法，所述方法包括：

提供器件结构，所述器件结构具有衬底、位于所述衬底上方的隔离结构以及从所述衬底延伸并穿过所述隔离结构的两个鳍，其中，每个所述鳍具有沟道区和两个源极/漏极(S/D)区；

在所述隔离结构上方且在所述鳍上方形成栅极堆叠件，所述栅极堆叠件在相应的所述沟道区处接合每个所述鳍；

在所述栅极堆叠件的顶面和侧壁表面上方且在所述鳍的源极/漏极区的顶面和侧壁表面上方沉积一个或多个介电层；

对所述一个或多个介电层实施蚀刻工艺，其中，在所述蚀刻工艺期间，产生聚合物材料并且所述聚合物材料沉积在所述栅极堆叠件的顶面上方，所述聚合物材料保护位于所述栅极堆叠件的侧壁表面上的所述一个或多个介电层免受所述蚀刻工艺，其中，通过所述蚀刻工艺去除位于所述鳍的源极/漏极区的顶面和侧壁表面上的所述一个或多个介电层；以及

在所述鳍的源极/漏极区的顶面和侧壁表面上方生长一个或多个外延层。

9.根据权利要求8所述的方法，其中，所述栅极堆叠件包括多晶硅，所述鳍包括硅，并且所述一个或多个介电层包括氮化物。

10.根据权利要求9所述的方法，其中，所述蚀刻工艺是各向异性的，并且被调整以选择性地去除氮化物而不是硅。

11.根据权利要求8所述的方法，其中，所述鳍和所述一个或多个外延层包括不同的半导体材料。

12.根据权利要求11所述的方法，其中，所述鳍包括硅，并且所述一个或多个外延层包括硅锗。

13.根据权利要求8所述的方法，其中，所述一个或多个外延层包括第一外延层和第二外延层，并且其中，两个所述鳍上的所述一个或多个外延层合并成一个外延部件。