[发明专利]半导体器件及其制造方法在审
申请号: | 201711276325.2 | 申请日: | 2017-12-06 |
公开(公告)号: | CN108231895A | 公开(公告)日: | 2018-06-29 |
发明(设计)人: | 久田贤一;新井耕一 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 陈伟;闫剑平 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 降低表面电场 半导体器件 导电型 衬底 半导体 体区域 栅极绝缘膜 边缘终端 抗氧化性 器件区域 源极区域 终端区域 绝缘膜 碳化硅 栅电极 耐压 制造 覆盖 | ||
1.一种半导体器件,其特征在于,具有:
第一导电型的半导体衬底,其由碳化硅构成,具有主面和背面,在所述主面具有器件区域、包围所述器件区域的周围的终端区域、和相对于所述终端区域位于所述器件区域的相反侧的边;
第二导电型的第一半导体区域,其具有与所述第一导电型相反的导电型,在所述器件区域形成于所述半导体衬底的所述主面;
所述第一导电型的第二半导体区域,其形成于所述第一半导体区域的内部;
栅电极,其在所述半导体衬底与所述第二半导体区域之间,隔着栅极绝缘膜形成于所述第一半导体区域上;
环状的第三半导体区域,其在所述终端区域形成于所述半导体衬底的所述主面,具有所述第二导电型,俯视时包围所述器件区域的周围;
环状的第四半导体区域,其形成于所述第三半导体区域的内部,具有所述第二导电型,俯视时包围所述器件区域的周围;
第一电极,其形成于所述半导体衬底的所述主面上,与所述第一半导体区域、所述第二半导体区域及所述第四半导体区域连接;以及
第二电极,其形成于所述半导体衬底的所述背面上,
所述第三半导体区域的杂质浓度比所述第四半导体区域的杂质浓度低,
在所述主面上,所述半导体衬底包含与所述第三半导体区域相接且包围所述第三半导体区域的周围的环状的第五半导体区域,
在所述第四半导体区域与所述边之间,所述第三半导体区域及所述第五半导体区域由形成于所述主面上的抗氧化性绝缘膜覆盖。
2.根据权利要求1所述的半导体器件,其特征在于,
所述抗氧化性绝缘膜由氮化硅膜或氮氧化硅膜构成。
3.根据权利要求1所述的半导体器件,其特征在于,
所述第四半导体区域具有由所述栅极绝缘膜覆盖的第一区域、和由所述抗氧化性绝缘膜覆盖的第二区域。
4.根据权利要求3所述的半导体器件,其特征在于,
所述第一区域的表面比所述第二区域的表面更靠近所述半导体衬底的所述背面。
5.根据权利要求1所述的半导体器件,其特征在于,
所述第三半导体区域具有俯视时包围所述器件区域的周围的环状的第六半导体区域及第七半导体区域,
所述第六半导体区域与所述第七半导体区域相比位于所述器件区域侧,
所述第六半导体区域及所述第七半导体区域具有所述第二导电型,所述第七半导体区域的杂质浓度比所述第六半导体区域的杂质浓度低。
6.根据权利要求5所述的半导体器件,其特征在于,
所述第七半导体区域具有与所述第六半导体区域重合的区域。
7.根据权利要求1所述的半导体器件,其特征在于,
还具有形成于所述第三半导体区域的内部且包围所述器件区域的周围的环状的多个第八半导体区域,
所述多个第八半导体区域与所述第四半导体区域相比更远离所述器件区域,
所述多个第八半导体区域具有所述第二导电型,所述第八半导体区域的杂质浓度比所述第三半导体区域的杂质浓度高。
8.根据权利要求7所述的半导体器件,其特征在于,
还具有形成于所述第五半导体区域的内部且包围所述器件区域的周围的环状的多个第九半导体区域,
所述多个第九半导体区域具有所述第二导电型,所述第九半导体区域的杂质浓度比所述第四半导体区域的杂质浓度低。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711276325.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:半导体装置
- 同类专利
- 专利分类