[发明专利]一种高速接口芯片的数据差错处理系统及方法

说明书

技术领域

本发明涉及微电子领域，具体地说是一种实用性强的高速接口芯片的数据差错处理系统及方法。

背景技术

随着信息时代的到来以及电子技术的发展，在信息技术发展迅速的今天，人们不断追求海量存储容量、高性能、高安全性、高可用性、可扩展性、可管理性等。在电子、微电子及通信领域,近年来一个突出的特点就是数据传输量的与日俱增,这也给与之应对的接口芯片提出了更高的要求,也成为大量高速接口芯片出现的契机。

而数据在存储或者传输的过程中，由于干扰或者硬件故障等原因有可能使传输的数据产生一定的误差，因此，提高信息存储和传输的可靠性、正确性和一致性，并能及时进行数据的正确性验证和错误恢复是十分必要的。

纠错码技术目前是提高信息传输可靠性和准确性的一种重要和必要手段。目前数据检纠错常用的方法有奇偶校验、CRC校验、FEC、重复码校验、ECC、汉明码、RS码和BCH码等等。

但是当前的纠错码技术都存在一定的不足之处，比如ECC纠错算法的纠错能力差，对1比特以上的错误无法纠正，对2比特以上的错误不保证被检测；基于RS码和BCH码纠错算法的译码耗时比较长；而奇偶检验、CRC校验等不具有纠错功能。

基于此，亟需一种能够解决传统纠错算法纠错能力差或耗时的新的纠错处理技术。

发明内容

本发明的技术任务是针对以上不足之处，提供一种实用性强的高速接口芯片的数据差错处理系统及方法。

一种高速接口芯片的数据差错处理系统，包括：

数据编码模块，通过ECC编码算法和BCH译码纠错算法，对高速接口芯片待发送的数据进行编码；

数据处理模块，通过ECC编码算法，对高速接口芯片待发送的数据进行纠错，通过BCH译码纠错算法，对需要译码的数据进行BCH译码；

数据传输模块，用于将数据编码模块编码后的数据发送至数据纠错模块，并将经数据纠错模块处理后的数据传输至高速接口芯片内部进行处理。

所述数据编码模块、数据处理模块均通过将ECC编码算法和BCH译码纠错算法相结合实现，即在ECC编码算法中嵌入BCH译码纠错算法，当数据编码模块对待发送数据编码时，首先进行ECC编码，然后再将经ECC编码后的数据进行BCH编码，最后再由数据传输模块将经BCH编码后的数据传输到数据处理模块进行纠错译码处理。

所述数据编码模块对待发送数据进行编码的具体过程为：

首先进行ECC编码：将待发送数据分组，每256 B数据为一组；然后把256 B数据看成256x8的矩阵，矩阵的每个元素表示一个比特位；对矩阵进行编码，矩阵进行编码后分别生成6bit的列校验信息和16bit的行校验信息，即22bit的校验码；

然后进行BCH编码：将ECC编码后的数据进行分组，按每256 B数据为一组进行BCH编码；然后把256 B数据看成256x8的矩阵，矩阵的每个元素表示一个比特位；采用8位并行BCH编码算法，即每8bit作为一组同时计算，通过信息位计算得到校验和，由信息位和校验和共同组成一组BCH码。

所述数据处理模块对数据纠错的过程为：首先将编码后的数据进行分组，按每256 B数据为一组，同ECC编码一样生成22bit的校验码；然后将获得的校验码和发送数据时存储的校验码进行按位异或操作；当异或操作得到的结果为0时，则数据不存在错误；当异或操作得到的结果中存在11bit的值为1，则存在一个比特错误，且进行纠正；当异或操作得到的结果只存在1bit错误时，则生成的校验码出错，数据不存在错误；当异或操作得到的结果为其他情况则出现多比特错误，不可纠正，需要进行BCH译码。

所述数据传输模块包括高速接口芯片的发送端接口单元、接收端接口单元，相对应的，数据编码模块与发送端接口单元通信连接，数据处理模块与接收端接口单元通信连接；数据编码模块编码后的数据通过发送端接口单元发送，由接收端接口单元接收后交由数据处理模块处理。

一种高速接口芯片的数据差错处理方法，其实现过程为：

一、首先配置编码算法，将ECC编码算法和BCH译码纠错算法相结合，即ECC编码算法中嵌入BCH译码纠错算法；

二、然后通过编码算法对高速接口芯片中的数据编码、纠错，查看是否需要BCH译码；

三、最后由高速接口芯片内部对经步骤二处理后的数据继续进行处理。

所述步骤二中对数据编码纠错的过程为：首先对待发送的数据顺序进行ECC编码和BCH编码，然后经高速接口芯片的发送端接口发送出去，高速接口芯片的接收端接口收到数据后进行ECC纠错。