[发明专利]一种稳定漏电压的新型探针结构

说明书

本发明公开了一种稳定漏电压的新型探针结构。在I_d‑V_g测试系统中的高频探针上焊接一个能够稳定漏极电压的芯片；所述芯片包含高速运算放大器，高速运算放大器的负极输入端通过引脚连接高频探针signal针芯，负极输入端与输出端之间接有反馈电阻R2，负极输入端和地之间接有电阻R3，在高速运算放大器的输出端接有电阻R1，在高速运算放大器的正极输入端和电源端均接直流电源；本发明的创新在于通过在探针上安装带有运放电路的芯片，利用运算放大器的虚拟短路特性将漏极电压固定，从而得到更准确的晶体管电学特性的测试结果。本发明方法避免了传统测量时因栅漏极的电压改变导致寄生电容充放电，而使测得的漏极电流失真。

技术领域

本发明属于半导体器件电学特性测试与参数提取领域，具体涉及一种用于测试晶体管电学特性的稳定漏电压的新型探针结构。

背景技术

金属氧化物半导体场效应管(MOSFETs)的特征尺寸遵从摩尔定律不断减小，其中栅极长度从微米级、亚微米级直至目前的14nm。但随着栅极长度的不断缩小，会导致关态栅漏电流的增大，进而导致功耗密度增加、迁移率退化等问题，使得器件的性能会有所下降。传统的硅基场效应晶体管已接近其工作原理的物理极限，为了进一步实现晶体管器件密度和性能的提高，则必须通过发展新型栅极材料、新型沟道材料以及新型器件结构等方向来解决短沟道效应的问题，才能在提高器件集成度的同时提高器件的性能。如High‐k/Metalgate工艺、多栅极晶体管和晶体管应力等新技术，又如采用具有极高载流子迁移率的新沟道材料，包括Ge、Ⅲ‐Ⅴ族半导体、石墨烯等，来提高沟道内载流子的迁移率等等。

随着半导体技术的发展，MOSFET特征栅极长度的不断缩小使得其氧化层电电场不断增加，进而使位于栅介质氧化层与沟道界面处的载流子会在强电场作用下加速到具有极高动能。这些载流子会破坏器件结构，影响器件特性，因此准确提取晶体管的电学参数十分重要。已有研究表明，栅叠层与沟道界面缺陷捕获释放载流子时间甚至快至十几皮秒。而目前报道的最快的快速金属氧化物半导体场效应晶体管转移特性I_D‐V_G测试方法中上升下降沿为纳秒级，并不能完整反映载流子与缺陷之间的传输活动，因此提出一种半导体超快速电学特性的测试系统与方法是很有必要的。

Kerber等人很早提出快速I_d‐V_g的方法来测试high‐k介质层陷阱，该方法一般在MOSFET器件的栅极加载一个快速转换的脉冲信号。当栅极电压从低电平向高电平快速转换时，器件沟道表面的电子还来不及被栅介质的陷阱捕获，因此获得了沟道材料的本征电流特性。当栅极电压转为高电平后，栅介质的陷阱逐渐捕获了沟道电子并趋于稳定，这时沟道电流在表面电势的作用下逐渐减小直至趋于稳定。但是这种方法在测量大面积超高性能器件时会出现传输线阻抗匹配与旁路电容选择等问题，且在这种方法下，漏极电压会随着漏极电流的变化而变化，而漏极电压与栅极电压的改变又会引起寄生电容的充放电，充放电的电流会使测得的漏极电流失真，造成比较严重的误差，有时甚至会得出错误的结论。为此，本发明设计了一种能够稳定漏极电压的新型探针结构。

发明内容

本发明的目的在于针对现有技术的不足，在半导体器件皮秒级超快速电学特性测试系统的基础上，提供一种用于测试晶体管电学特性的稳定漏电压的新型探针结构，通过在探针上安装带有运放电路的芯片，利用运算放大器的虚拟短路特性将漏极电压固定，从而得到更准确的晶体管电学特性的测试结果，避免了传统测量时因栅漏极的电压改变导致寄生电容充放电，而使测得漏极电流的失真。