[发明专利]一种封装键合线阻抗匹配设计方法、电子设备及存储介质

说明书

本发明公开了一种封装键合线阻抗匹配设计方法，包括：建立仿真模型；提取仿真模型的散射参数；根据散射参数计算出匹配阻抗的参数；根据匹配阻抗的参数在仿真模型中完成匹配阻抗。本发明还公开了一种电子设备及存储介质，本发明提供的封装键合线阻抗匹配设计方法、电子设备及存储介质，通过建立芯片、键合线和基板的仿真模型，提取仿真模型的散射参数，根据散射参数计算出匹配阻抗的参数，在仿真模型中完成匹配阻抗，从而可以快速完成键合线的阻抗匹配，以满足高频高速信号传输的要求。

技术领域

本发明涉及封装优化设计方法，尤其涉及一种封装键合线阻抗匹配设计方法、电子设备及存储介质。

背景技术

目前，对于芯片封装，从芯片到基板常用的信号互连方式是键合线，此互连工艺成熟可靠，伴随集成电路一直发展到今天。但是随着芯片向高速高频发展，尤其是最近几年光通信技术的进步，信号传输速率动辄几十Gbps，甚至上百Gbps，这对芯片和基板的互连带来了极大挑战。键合线的电感特性使得在高频时呈现高阻抗特性，阻碍了高频信号的有效传输，成为信号传输的瓶颈。解决这中传输瓶颈有两种方法：一是放弃键合线互连，使用其他的互连结构，但这样会造成加工成本的上升；二是使用阻抗匹配的方法，现有的阻抗匹配方法需要设计等效电路来进行匹配阻抗，计算繁琐。

发明内容

为了克服现有技术的不足，本发明的目的之一在于提供一种封装键合线阻抗匹配设计方法，以解决现有阻抗匹配方法计算繁琐的问题。

本发明的本发明的目的之二在于提供一种电子设备，以解决现有阻抗匹配方法计算繁琐的问题。

本发明的目的之一采用如下技术方案实现：

一种封装键合线阻抗匹配设计方法，包括：

建立仿真模型，其中，所述仿真模型包括芯片、键合线和基板，所述芯片通过所述键合线与所述基板连接；

提取所述仿真模型的散射参数；

根据所述散射参数计算出匹配阻抗的参数；

根据所述匹配阻抗的参数在所述仿真模型中完成匹配阻抗。

进一步地，所述根据所述散射参数计算出匹配阻抗的参数包括：

将所述散射参数导入史密斯圆图；

在所述史密斯圆图中找出所述匹配阻抗的参数。

进一步地，所述在所述史密斯圆图中找出所述匹配阻抗的参数包括：

根据所述散射参数在所述史密斯圆图中定位出键合线的阻抗点；

获取预设阻抗值，根据所述预设阻抗值和所述阻抗点在所述史密斯圆图上绘制轨迹曲线直到所述轨迹曲线的终点与所述史密斯圆图的圆心重合，所述轨迹曲线的参数即为所述匹配阻抗的参数。

进一步地，所述获取预设阻抗值，根据所述预设阻抗值和所述阻抗点在所述史密斯圆图上绘制轨迹曲线直到所述轨迹曲线与所述史密斯圆图的圆心重合包括：

获取第一阻抗值，根据所述第一阻抗值以所述阻抗点为端点绘制第一曲线；

获取第二阻抗值，根据所述第二阻抗值以所述第一曲线的终点为端点绘制第二曲线，其中，所述第二曲线的终点为所述史密斯圆图的圆心。

进一步地，所述获取预设阻抗值，根据所述预设阻抗值和所述阻抗点在所述史密斯圆图上绘制轨迹曲线直到所述轨迹曲线与所述史密斯圆图的圆心重合还包括：

根据所述第一阻抗值计算第一匹配微带线的宽度，根据所述第二阻抗值计算第二匹配微带线的宽度。

进一步地，所述第一曲线的长度为所述第一匹配微带线的长度，所述第二曲线的长度为所述第二匹配微带线的长度。