[发明专利]一种封装键合线阻抗匹配设计方法、电子设备及存储介质

权利要求书

1.一种封装键合线阻抗匹配设计方法，其特征在于，包括：

建立仿真模型，其中，所述仿真模型包括芯片、键合线和基板，所述芯片通过所述键合线与所述基板连接；

提取所述仿真模型的散射参数；

根据所述散射参数计算出匹配阻抗的参数；

根据所述匹配阻抗的参数在所述仿真模型中完成匹配阻抗。

2.根据权利要求1所述的封装键合线阻抗匹配设计方法，其特征在于，所述根据所述散射参数计算出匹配阻抗的参数包括：

将所述散射参数导入史密斯圆图；

在所述史密斯圆图中找出所述匹配阻抗的参数。

3.根据权利要求2所述的封装键合线阻抗匹配设计方法，其特征在于，所述在所述史密斯圆图中找出所述匹配阻抗的参数包括：

根据所述散射参数在所述史密斯圆图中定位出键合线的阻抗点；

获取预设阻抗值，根据所述预设阻抗值和所述阻抗点在所述史密斯圆图上绘制轨迹曲线直到所述轨迹曲线的终点与所述史密斯圆图的圆心重合，所述轨迹曲线的参数即为所述匹配阻抗的参数。

4.根据权利要求3所述的封装键合线阻抗匹配设计方法，其特征在于，所述获取预设阻抗值，根据所述预设阻抗值和所述阻抗点在所述史密斯圆图上绘制轨迹曲线直到所述轨迹曲线与所述史密斯圆图的圆心重合包括：

获取第一阻抗值，根据所述第一阻抗值以所述阻抗点为端点绘制第一曲线；

获取第二阻抗值，根据所述第二阻抗值以所述第一曲线的终点为端点绘制第二曲线，其中，所述第二曲线的终点为所述史密斯圆图的圆心。

5.根据权利要求4所述的封装键合线阻抗匹配设计方法，其特征在于，所述获取预设阻抗值，根据所述预设阻抗值和所述阻抗点在所述史密斯圆图上绘制轨迹曲线直到所述轨迹曲线与所述史密斯圆图的圆心重合还包括：

根据所述第一阻抗值计算第一匹配微带线的宽度，根据所述第二阻抗值计算第二匹配微带线的宽度。

6.根据权利要求5所述的封装键合线阻抗匹配设计方法，其特征在于，所述第一曲线的长度为所述第一匹配微带线的长度，所述第二曲线的长度为所述第二匹配微带线的长度。

7.根据权利要求6所述的封装键合线阻抗匹配设计方法，其特征在于，所述根据所述匹配阻抗的参数在所述仿真模型中完成匹配阻抗包括：

根据所述第一匹配微带线的宽度、所述第一匹配微带线的长度、所述第二匹配微带线的宽度及所述第二匹配微带线的长度在所述仿真模型的基板上绘制出所述第一匹配微带线和所述第二匹配微带线。

8.一种电子设备，其特征在于，包括：处理器；

存储器；以及程序，其中所述程序被存储在所述存储器中，并且被配置成由处理器执行，所述程序包括用于执行权利要求1-7任意一项所述的方法。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行如权利要求1-7任意一项所述的方法。