[发明专利]半导体结构及其制作方法

说明书

本发明实施例涉及半导体结构及其制作方法，所述制作方法包含：形成重布层RDL；在所述RDL上方形成导电部件；通过所述导电部件执行第一电测试；在所述RDL上方放置第一裸片；通过所述导电部件执行第二电测试；及在所述第一裸片及所述导电部件上方放置第二裸片。

技术领域

本发明实施例涉及半导体结构及其制作方法。

背景技术

使用半导体装置的电子设备对于诸多现代应用来说是必要的。随着电子技术的进步，半导体装置的大小变得越来越小同时具有较大功能性及较大量的集成电路。由于半导体装置的经小型化规模，因此晶片层级封装(WLP)因其低成本及相对简单制作操作而被广泛使用。在WLP操作期间，若干个半导体组件装配在半导体装置上。此外，在此小的半导体装置内实施众多制作操作。

然而，半导体装置的制作操作涉及对此小且薄的半导体装置进行的诸多步骤及操作。对以经小型化规模的半导体装置的制作变得较为复杂。制作半导体装置的复杂性的增加可导致例如不良电互连、组件的脱层或其它问题等缺陷，从而导致半导体装置的高成出率损失。如此，存在对于修改半导体装置的结构及改进制作操作的诸多挑战。

发明内容

根据本发明的一实施例，一种制作半导体结构的方法包括：形成重布层(RDL)；在所述RDL上方形成导电部件；通过所述导电部件执行第一电测试；在所述RDL上方放置第一裸片；通过所述导电部件执行第二电测试；及在所述第一裸片及所述导电部件上方放置第二裸片。

根据本发明的一实施例，一种制作半导体结构的方法包括：形成重布层(RDL)；在所述RDL上方形成第一导电部件；在所述RDL上方形成第二导电部件；通过所述第一导电部件执行第一电测试；在第一RDL上方放置第一裸片；通过所述第一导电部件执行第二电测试；在所述第一导电部件、所述第二导电部件及所述第一裸片上方放置第二裸片；及在所述RDL上方放置导电凸块，其中所述第一导电部件与所述第二裸片电隔离，且所述第二导电部件电连接到所述第一裸片以及所述RDL中的导电迹线。

根据本发明的一实施例，一种半导体结构包括：重布层(RDL)，其包含介电层及位于所述介电层内的导电迹线；第一导电部件，其放置在所述RDL上方且与所述导电迹线电连接；第二导电部件，其放置在所述RDL上方且与所述导电迹线电连接；第一裸片，其放置在所述RDL上方；及第二裸片，其放置在所述第一裸片、所述第一导电部件及所述第二导电部件上方；其中所述第一导电部件与所述第二裸片电隔离，且连接件放置在所述第二裸片与所述第二导电部件之间以将所述第二裸片与所述导电迹线或所述第一裸片电连接。

附图说明

依据与附图一起阅读的以下详细说明最佳地理解本揭露的方面。应强调，根据工业中的标准实践，各种构件未必按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。

图1是根据本揭露的某些实施例的半导体结构的示意性剖面图。

图2是根据本揭露的某些实施例的半导体结构的示意性剖面图。

图3是根据本揭露的某些实施例的半导体结构的示意性剖面图。

图4是根据本揭露的某些实施例的半导体结构的示意性剖面图。

图5到8是以各种布置的导电部件的示意性剖面图。

图9是根据本揭露的某些实施例的制作半导体结构的方法的流程图。

图9A到9J是根据本揭露的某些实施例的通过图9的方法而制作半导体结构的示意图。

图10是根据本揭露的某些实施例的制作半导体结构的方法的流程图。

图10A到10H是根据本揭露的某些实施例的通过图10的方法而制作半导体结构的示意图。

具体实施方式