[发明专利]接口电路

说明书

本申请公开了一种接口电路，属于电子技术领域。该接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接。本申请中的接口电路在反相器的电源端的电压大于反相器的接地端的电压时，可以保证信号的逻辑电平的正确传输，从而保证第一电源域电路与第二电源域电路之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力。

技术领域

本申请涉及电子技术领域，特别涉及一种接口电路。

背景技术

随着电子技术的发展，为了增加芯片的功能以及降低芯片的功耗，往往会在一个芯片中设置多个电源域电路。这多个电源域电路采用的是互相独立的供电方案，或者说，这多个电源域电路的供电电路不同。各个电源域电路具有各自的翻转电压，各个电源域电路的翻转电压小于其电源的电压且大于其参考地的电压。对于某个电源域电路中的模拟信号来说，如果某一时刻该模拟信号的电压高于该电源域电路的翻转电压，则该模拟信号在该时刻为逻辑高电平；如果某一时刻该模拟信号的电压低于该电源域电路的翻转电压，则该模拟信号在该时刻为逻辑低电平。通常来说，逻辑高电平由所处的电源域电路的电源提供，而逻辑低电平由所处的电源域电路的参考地提供。

实际应用中，芯片中的信号线、电源线、地线等很容易在插拔过程中或在正常工作过程中受到静电干扰，芯片中各个电源域电路的电源的电压和参考地的电压会因静电干扰而发生较大变化，从而导致各个电源域电路的翻转电压发生较大变化。例如，当某个电源域电路中的信号线受到正向静电干扰时，该电源域电路的电源的电压和参考地的电压都会抬升，从而导致该电源域电路的翻转电压也会抬升，或者，当某个电源域电路中的信号线受到负向静电干扰时，该电源域电路的电源的电压和参考地的电压都会下降，从而导致该电源域电路的翻转电压也会下降。

这种情况下，如果其它电源域电路向受到静电干扰的电源域电路传输信号，则该信号的逻辑电平很有可能会被错误传输。例如，第一电源域电路向第二电源域电路传输的信号为逻辑高电平，即该信号的电压为第一电源域电路的电源的电压，此时，如果第二电源域电路的翻转电压因正向静电干扰抬升而超过第一电源域电路的电源的电压，则会导致从第一电源域电路输入的原本应该是逻辑高电平的信号在第二电源域电路中被错认为是逻辑低电平。又例如，第一电源域电路向第二电源域电路传输的信号为逻辑低电平，即该信号的电压为第一电源域电路的参考地的电压，此时，如果第二电源域电路的翻转电压因负向静电干扰下降而低于第一电源域电路的参考地的电压，则会导致从第一电源域电路输入的原本应该是逻辑低电平的信号在第二电源域电路中被错认为是逻辑高电平。

为了解决上述问题，目前往往会增加芯片的静电泄放能力，例如，可以在芯片外部增加静电释放(Electro-Static discharge，ESD)器件，如增加瞬态抑制(TransientVoltage Suppressor，TVS)二极管、串接电阻等，以将芯片受到的静电直接在芯片外部泄放掉，使该静电不至于影响芯片的内部线路。或者，可以增加芯片中的地线的出引脚(pin)数量，以提高该地线的静电泄放能力，使该地线的电压不至于因静电干扰而被抬升的过高或过低。然而，这些方法都会增加芯片的封装成本和芯片的面积，从而影响芯片的应用范围。

发明内容

为了解决相关技术中信号的逻辑电平被错误传输的问题，本申请提供了一种接口电路。所述技术方案如下：

第一方面，提供了一种接口电路，所述接口电路包括：反相器；

所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；