[发明专利]P型沟槽栅MOSFET及其制造方法

权利要求书

1.一种P型沟槽栅MOSFET，其特征在于，包括：

P型重掺杂的半导体衬底；

在所述半导体衬底上形成有一层P型轻掺杂的外延层；

N型阱区形成于所述外延层表面，所述N型阱区通过多次离子注入的杂质经退火后叠加形成，通过增加各所述离子注入的注入能量调节所述N型阱区的深度，以减少退火工艺对所述N型阱区的深度的调节，从而降低所述退火工艺的温度，并进而减少所述半导体衬底的杂质向上扩散的量，使得在所述外延层和所述半导体衬底之间形成无过渡层的直接接触的结构，从而减少所述外延层的厚度，降低P型沟槽栅MOSFET的导通电阻。

2.如权利要求1所述的P型沟槽栅MOSFET，其特征在于：沟槽栅包括沟槽，形成于所述沟槽侧面和底部表面的栅氧化层以及填充于所述沟槽中的多晶硅栅；

所述沟槽穿过所述N型阱区；

被所述多晶硅栅侧面覆盖的所述N型阱区表面用于形成沟道。

3.如权利要求2所述的P型沟槽栅MOSFET，其特征在于：在所述N型阱区的表面形成有P型重掺杂的源区。

4.如权利要求2所述的P型沟槽栅MOSFET，其特征在于：漏区由减薄后的所述半导体衬底组成。

5.如权利要求2所述的P型沟槽栅MOSFET，其特征在于：由所述N型阱区底部的所述外延层组成器件的漂移区；所述外延层和所述半导体衬底之间的无过渡层的直接接触的结构使所述漂移区的厚度减少，从而降低所述P型沟槽栅MOSFET的导通电阻。

6.如权利要求5所述的P型沟槽栅MOSFET，其特征在于：所述外延层的厚度的最小值缩小到4微米以下。

7.如权利要求6所述的P型沟槽栅MOSFET，其特征在于：所述外延层的电阻率为电阻率为0.28欧姆·厘米～0.32欧姆·厘米。

8.如权利要求7所述的P型沟槽栅MOSFET，其特征在于：所述N型阱区对应的离子注入为3次，分别具有如下工艺参数：

第一次离子注入的注入能量为180Kev，注入剂量为2e12cm^-2；

第二次离子注入的注入能量为240Kev，注入剂量为2e12cm^-2；

第三次离子注入的注入能量为300Kev，注入剂量为2e12cm^-2；

所述N型阱区对应的所述退火工艺的参数为：退火温度为1000℃，退火时间为30分钟。

9.一种P型沟槽栅MOSFET的制造方法，其特征在于，包括如下步骤：

步骤一、提供一P型重掺杂的半导体衬底；

步骤二、采用外延工艺在所述半导体衬底上形成一层P型轻掺杂的外延层；

步骤三、在所述外延层表面进行多次N型掺杂的离子注入，进行退火工艺，所述退火工艺完成后由各次所述离子注入的杂质叠加形成N型阱区；

通过增加各所述离子注入的注入能量调节所述N型阱区的深度，以减少退火工艺对所述N型阱区的深度的调节，从而降低所述退火工艺的温度，并进而减少所述半导体衬底的杂质向上扩散的量，使得在所述外延层和所述半导体衬底之间形成无过渡层的直接接触的结构，从而减少所述外延层的厚度，降低P型沟槽栅MOSFET的导通电阻。

10.如权利要求9所述的P型沟槽栅MOSFET的制造方法，其特征在于，还包括步骤：

步骤四、形成沟槽栅的沟槽，所述沟槽穿过所述N型阱区；

步骤五、在所述沟槽侧面和底部表面形成栅氧化层；

步骤六、在所述沟槽中填充多晶硅形成多晶硅栅；被所述多晶硅栅侧面覆盖的所述N型阱区表面用于形成沟道；

步骤七、进行P型重掺杂的源注入在所述N型阱区的表面形成源区；

步骤八、对所述半导体衬底进行背面减薄，由减薄后的所述半导体衬底组成P型重掺杂的漏区。

11.如权利要求10所述的P型沟槽栅MOSFET的制造方法，其特征在于，由所述N型阱区底部的所述外延层组成器件的漂移区；所述外延层和所述半导体衬底之间的无过渡层的直接接触的结构使所述漂移区的厚度减少，从而降低P型沟槽栅MOSFET的导通电阻。

12.如权利要求11所述的P型沟槽栅MOSFET的制造方法，其特征在于：所述外延层的厚度的最小值缩小到4微米以下。