[发明专利]CMOS器件及其形成方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种CMOS器件及其形成方法。

背景技术

随着半导体技术的发展，半导体相关器件及集成电路芯片的尺寸按照比例不断缩小。当单个晶体管尺寸达到物理极限后，晶体管就难以再按照以往的方式和速度发展下去。如何提高器件性能成为了器件设计的一个核心问题，为此，应变硅技术被引入，应变硅技术的对器件性能的作用十分明显，其广泛应用于改进晶体管载流子迁移率的半导体器件上，从而改善了半导体器件的性能。

场效应晶体管中影响其性能的重要因素是载流子迁移率，不同种类的应力对不同种类的载流子迁移率的影响不同。具体来讲，对器件的沟道施加压应力，会对空穴的迁移率有较大提升，但是，相反的会降低电子的迁移率；而对器件的沟道施加张应力，会对电子的迁移率有较大提升，但是，相反的会降低空穴的迁移率。

因此，如何达到同时提升PMOS器件性能与NMOS器件性能的效果这一技术问题成为了CMOS器件制备领域的研究重点，同时，也期望能实现器件性能高、与CMOS工艺兼容性好以及工艺成本相对较低的效果，因此，仍需进一步改善CMOS器件的形成方法以进一步提升CMOS器件的性能。

发明内容

本发明的目的在于提供一种CMOS器件及其形成方法，以解决现有技术中CMOS的形成方法不能较好的同时提升NMOS和PMOS器件性能的问题，进而达到提升CMOS器件整体性能的效果。

本发明提出的CMOS器件的形成方法如下：

提供一基底，在所述基底上定义有一PMOS有源区和一NMOS有源区；

在所述基底中形成多个隔离沟槽，所述多个隔离沟槽位于所述NMOS 有源区和所述PMOS有源区的外围；

在所述PMOS有源区外围的隔离沟槽中靠近所述PMOS有源区一侧的侧壁上形成一压应力层；

在所述NMOS有源区外围的隔离沟槽中靠近所述NMOS有源区一侧的侧壁上形成一张应力层；以及，

在所述隔离沟槽中填充一隔离介质层。

优选的，所述压应力层包括利用热氧化工艺形成的第一氧化硅层。

可选的，所述压应力层的形成方法还包括：

执行化学气相沉积工艺沉积所述第二氧化硅层之后，在所述NMOS有源区上形成掩膜层，所述NMOS有源区及所述NMOS有源区外围的隔离沟槽中靠近所述NMOS有源区的侧壁上的第二氧化硅层上覆盖有所述掩膜层；

以所述掩膜层为掩膜，去除位于所述NMOS有源区外围的隔离沟槽中靠近所述NMOS有源区的侧壁上的第二氧化硅层，剩余的第二氧化硅层构成所述张应力层；

去除所述掩膜层。

优选的，所述张应力层包括利用化学气相沉积工艺形成的第二氧化硅层。

可选的，在形成所述张应力层之后再形成所述隔离介质层，其中，所述张应力层的形成方法以及所述隔离介质层的形成方法包括：

执行化学气相沉积工艺，在所述NMOS有源区、所述PMOS有源区和所述隔离沟槽中沉积第二氧化硅层；

在所述第二氧化硅层上形成隔离介质层，所述隔离介质层填充所述隔离沟槽；

部分去除隔离介质层和第二氧化硅层，以去除第二氧化硅层中位于所述PMOS有源区顶部和位于所述NMOS有源区顶部的部分，并使剩余的隔离介质层仅填充在所述隔离沟槽中，剩余的第二氧化硅层构成所述张应力层。

可选的，所述张应力层的形成方法还包括：

执行化学气相沉积工艺沉积所述第二氧化硅层之后，在所述NMOS有源区上形成掩膜层，所述NMOS有源区及所述NMOS有源区外围的隔离沟槽中靠近所述NMOS有源区的侧壁上的第二氧化硅层上覆盖有所述掩膜层；

以所述掩膜层为掩膜，去除位于所述NMOS有源区外围的隔离沟槽中靠近所述NMOS有源区的侧壁上的第二氧化硅层，剩余的第二氧化硅层构成所述张应力层；

去除所述掩膜层。

可选的，所述隔离介质层利用等离子体化学气相沉积工艺形成。

优选的，其特征在于，在形成所述隔离沟槽之前，还包括，在所述PMOS 有源区和所述NMOS有源区上形成刻蚀停止层。

以及，本发明提供了一种基于上述CMOS器件的形成方法的CMOS 器件，其特征在于，包括：

基底，在所述基底上定义有一PMOS有源区和一NMOS有源区；

多个隔离沟槽，形成在所述基底中并位于所述NMOS有源区和所述 PMOS有源区的外围；