[发明专利]半导体装置的形成方法

说明书

在一实施例中，一方法包含在半导体鳍上形成栅极堆叠，栅极堆叠具有多个栅极间隙壁沿栅极堆叠的相对侧延伸；形成与栅极堆叠相邻的源极/漏极区；将栅极堆叠凹陷以在这些栅极间隙壁之间形成第一凹口；在第一凹口中的栅极堆叠上方沉积介电层；在第一凹口中的介电层和栅极堆叠上方形成第一金属掩模；回蚀刻介电层和栅极间隙壁以在第一金属掩模下方形成介电掩模；在第一金属掩模上方和相邻栅极堆叠沉积导电材料；以及平坦化导电材料以形成接点电性连接至源极/漏极区，接点的顶表面与介电掩模的顶表面齐平。

技术领域

本公开实施例涉及半导体技术，且具体涉及具有鳍式场效晶体管(Fin Field-Effect Transistor，FinFET)的半导体装置的形成方法。

背景技术

半导体装置使用于各种电子应用中，举例来说，例如个人电脑、手机、数码相机以及其他电子设备。半导体装置的制造一般通过在半导体基底上依序地沉积绝缘层或介电层、导电层和半导体层的材料，并使用光刻工艺将各种材料层图案化，以形成电路组件和元件于其上。

半导体工业通过持续降低最小部件(feature)的尺寸，持续改善各种电子组件(例如晶体管、二极管、电阻、电容等等)的集成密度，使得更多的组件集成于既定面积中。然而，当降低最小部件的尺寸，出现了应解决的附加问题。

发明内容

在一些实施例中，提供一种半导体装置的形成方法，此方法包含在半导体鳍上形成栅极堆叠，栅极堆叠具有多个栅极间隙壁沿栅极堆叠的相对侧延伸；形成与栅极堆叠相邻的源极/漏极区；将栅极堆叠凹陷以在这些栅极间隙壁之间形成第一凹口；在第一凹口中的栅极堆叠上方沉积介电层；在第一凹口中的介电层和栅极堆叠上方形成第一金属掩模；回蚀刻介电层和栅极间隙壁以在第一金属掩模下方形成介电掩模；在第一金属掩模上方和相邻栅极堆叠沉积导电材料；以及平坦化导电材料以形成接点电性连接至源极/漏极区，接点的顶表面与介电掩模的顶表面齐平。

在一些其他实施例中，提供一种半导体装置的形成方法，此方法包含在半导体鳍上形成栅极堆叠，栅极堆叠具有多个栅极间隙壁沿栅极堆叠的相对侧延伸；沿栅极间隙壁的侧边沉积层间介电质；将栅极堆叠凹陷以在这些栅极间隙壁之间形成第一凹口；在第一凹口的第一部分中的栅极堆叠上方沉积介电层；在第一凹口的第二部分中的介电层上方沉积第一金属层；平坦化第一金属层直到第一金属掩模余留在第一凹口中，第一金属掩模的顶表面与介电层的顶表面齐平；回蚀刻介电层直到介电掩模余留在栅极堆叠上方和第一金属掩模下方；蚀刻出第一开口通过层间介电质；以导电材料填充第一开口；以及平坦化导电材料直到介电掩模的顶表面与导电材料的顶表面齐平。

在另外一些实施例中，提供一种半导体装置的形成方法，此方法包含在半导体鳍上形成栅极堆叠，栅极堆叠具有多个栅极间隙壁沿栅极堆叠的相对侧延伸；沿栅极间隙壁的侧边沉积层间介电质；将栅极堆叠凹陷以在这些栅极间隙壁之间形成凹口；在凹口的第一部分中的栅极堆叠上方沉积介电层；在凹口的第二部分中的介电层上方沉积第一金属层；平坦化第一金属层直到第一金属掩模余留在凹口中，第一金属掩模的顶表面与介电层的顶表面齐平；回蚀刻介电层和栅极间隙壁以在第一金属掩模下方形成介电掩模；在介电掩模和第一金属掩模上方沉积第二金属层；平坦化第二金属层直到第二金属掩模余留在介电掩模和栅极间隙壁上方；在第二金属掩模上方和相邻栅极堆叠沉积导电材料；以及平坦化导电材料，使得导电材料的顶表面与介电掩模的顶表面齐平。

附图说明

根据以下的详细说明并配合所附附图可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1显示依据一些实施例的鳍式场效晶体管(FinFET)的范例的三维视图。

图2-图26B为依据一些实施例的制造鳍式场效晶体管装置的中间阶段的剖面示意图。

附图标记说明：

50 基底