[发明专利]一种表贴射频头的走线优化方法

说明书

技术领域

本发明涉及通信领域，尤其涉及一种表贴射频头的走线优化方法。

背景技术

目前国内外对于高速数字电路的SI(Signal Integrity,信号完整性)问题研究已取得了很多成果，随着PCB功能与结构的日益复杂，使得相应的电路分析理论从一维、二维发展到三维结构，如短线、芯片引出线、管脚、线间较差、过孔等，这些都属于参数提取结合电路分析的方法。但对于高速的复杂系统而言，有时使用电路方法解决问题存在一定的难度，如今高性能、大容量的计算机系统使得我们可以用电磁场直接模拟的方法进行多层PCB板的电特性仿真。但是对于近年来发展起来的射频微波电路，由于高频射频器件对于电路板上传输线的模拟效应的响应非常复杂，高速模拟电路在不同频率下的特性呈现不确定性，使其高速模型很难满足实际电路板级仿真的精度要求，因此对射频微波结构及数模混合电路的仿真研究势在必行。

目前国内军工领域的射频微波以及数模混合产品的需求越来越多，设计的频率普遍都在L波段(频率在1-2GHz的无线电波波段)以上，甚至有些已经达到了毫米波段，为保证射频微波板、数模混合板上射频信号的性能，通常采用比较昂贵的射频头作为信号的输入输出及转接，甚至需要定制射频头，这无疑增加了设计成本及器件采购难度。按照与电路板连接的方式射频头可以分为插装射频头和表面贴装射频头(简称表贴射频头)，表贴射频头是指射频头的信号针与板上的表贴盘焊接进行连接的一种射频头,传统的表贴射频头之所以不能满足上述射频微波板、数模混合板上射频信号的性能，究其原因在于：一、表贴射频头的信号管脚是一个大的表贴焊盘，一般的射频微波板及数模混合板模拟部分的走线宽度在20mil左右，射频头的表贴焊盘要比这个宽度要宽很多，导致其阻抗低于50欧，因此会导致在信号接入的时候就碰到阻抗不连续点，影响信号质量；二、因为表贴焊盘比走线宽，在由焊盘转到走线的地方仍然有一处阻抗突变点，也会对信号的质量存在影响；三、一般射频头紧靠板边放置，表贴盘也紧贴板边，这样在参考层铜皮进行常规内缩的时候就会导致信号接入表贴焊盘的参考不连续，导致该处的阻抗不连续。

发明内容

本发明的目的在于通过一种表贴射频头的走线优化方法，来解决以上背景技术部分提到的问题。

为达此目的，本发明采用以下技术方案：

一种表贴射频头的走线优化方法，该方法包括：

S101、在表贴型射频头的表贴焊盘处，掏空相邻参考平面，增加参考介质厚度；

S102、对于宽的焊盘到细的走线的过渡，引出的走线采取渐变走线；

S103、在表贴型射频头的投影区域，对应的参考平面层不做内缩。

特别地，所述步骤S101中参考介质厚度是指顶层的表贴焊盘以相邻地层作为参考平面，顶层与第二层的芯板或pp片的厚度；所述掏空相邻参考平面，增加参考介质厚度包括：在第三层有地铜为射频信号参考及回流的情况下，挖掉第二层平面地层焊盘投影区域的铜皮，并判断阻抗是否达到设定要求。

特别地，所述步骤S101还包括：若阻抗未达到设定要求，则将第三层的对应铜皮挖掉，参考第四层，然后判断阻抗是否达到设定要求，依次类推，直至阻抗满足设定要求。

本发明提出的表贴射频头的走线优化方法在表贴型射频头的表贴焊盘处，掏空相邻参考平面，增加参考介质厚度，提高了阻抗，改善了阻抗特性；对于宽的焊盘到细的走线的过渡，引出的走线采取渐变走线，使得阻抗持续变化，而非突变，这样可以非常平滑地由较粗的焊盘过渡到较细的走线；在表贴型射频头的投影区域，对应的参考平面层不做内缩，保证焊盘的阻抗连续性。

附图说明

图1为本发明实施例提供的表贴射频头的走线优化方法流程图；

图2和图3为本发明实施例提供的表贴射频头的走线优化方法应用示意图；

图4为本发明实施例提供的表贴射频头的走线优化方法与传统方法的回损曲线图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容，除非另有定义，本文所使用的所有技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施例，不是旨在于限制本发明。

请参照图1所示，图1为本发明实施例提供的表贴射频头的走线优化方法流程图。

本实施例中表贴射频头的走线优化方法具体包括：