[发明专利]三维半导体器件

权利要求书

1.一种三维半导体器件，包括：

包括单元阵列区和外围电路区的半导体衬底；

在所述半导体衬底上的电极结构，所述电极结构包括垂直堆叠在所述单元阵列区上的多个电极；

在所述外围电路区上的MOS电容器，所述MOS电容器包括在所述半导体衬底中的杂质区以及在所述杂质区之间在所述半导体衬底的一部分上的栅电极；

覆盖所述电极结构和所述MOS电容器的层间电介质层；

在所述层间电介质层上的第一电源线和第二电源线，所述第一电源线和所述第二电源线在第一方向上彼此间隔开并在交叉所述第一方向的第二方向上延伸；

穿透所述层间电介质层的多个第一下插塞，所述多个第一下插塞连接到所述第一电源线和所述MOS电容器的所述栅电极；以及

穿透所述层间电介质层的多个第二下插塞，所述多个第二下插塞连接到所述第二电源线和所述MOS电容器的所述杂质区，

所述第二电源线在所述第一下插塞中的在所述第一方向和所述第二方向中的一个方向上与所述第二下插塞中的一些相邻的一个第一下插塞上。

2.根据权利要求1所述的器件，其中所述第一下插塞和所述第二下插塞具有大于所述电极结构的垂直厚度的垂直长度。

3.根据权利要求1所述的器件，其中

所述第一电源线在所述第二下插塞中的一个之上。

4.根据权利要求1所述的器件，其中

所述多个第二下插塞包括在所述第一方向上彼此相邻的第一对第二下插塞和在所述第二方向上彼此相邻的第二对第二下插塞，

所述第一下插塞中的所述一个在所述第一对第二下插塞之间，以及

所述第一下插塞中的第二个在所述第二对第二下插塞之间。

5.根据权利要求1所述的器件，还包括：

将所述第一下插塞连接到所述第一电源线的第一上插塞，所述第一电源线在所述第一上插塞中的一些上；以及

将所述第二下插塞连接到所述第二电源线的第二上插塞，所述第二电源线在所述第二上插塞中的一些上。

6.根据权利要求1所述的器件，其中所述MOS电容器还包括：

在所述半导体衬底与所述栅电极之间的栅极电介质层。

7.一种三维半导体器件，包括：

在半导体衬底上的MOS电容器，所述MOS电容器包括在所述半导体衬底中的杂质区以及在所述杂质区之间在所述半导体衬底的一部分上的栅电极；

覆盖所述MOS电容器的层间电介质层；

穿透所述层间电介质层的第一下插塞，所述第一下插塞联接到所述MOS电容器的所述栅电极；

穿透所述层间电介质层的第二下插塞，所述第二下插塞联接到所述MOS电容器的所述杂质区；

在所述层间电介质层上的第一电源线和第二电源线，所述第一电源线和所述第二电源线在第一方向上彼此间隔开并在交叉所述第一方向的第二方向上延伸，所述第一电源线电连接到所述第一下插塞，所述第二电源线电连接到所述第二下插塞，

所述第二电源线在所述第一下插塞中的在所述第一方向和所述第二方向中的一个方向上与所述第二下插塞相邻的一个第一下插塞上。

8.根据权利要求7所述的器件，其中所述第二下插塞中的一个在所述第一方向和所述第二方向中的至少一个上与所述第一下插塞相邻。

9.根据权利要求7所述的器件，还包括：

将所述第一下插塞连接到所述第一电源线的第一上插塞，所述第一电源线在所述第一上插塞中的一些上；以及

将所述第二下插塞连接到所述第二电源线的第二上插塞，所述第二电源线在所述第二上插塞中的一些上。

10.根据权利要求7所述的器件，其中所述第一下插塞中的至少一个在所述第一方向和所述第二方向中的一个方向上与所述第二下插塞中的一些相邻。