[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述半导体结构包括：基底，所述基底上具有介质层；第一开口，所述第一开口位于所述部分厚度的介质层内；第二开口，所述第二开口位于所述第一开口底部部分厚度的介质层内，且，所述第二开口的宽度小于所述第一开口的宽度。所述第一开口和所述第二开口分别用于形成顶部连接层和中间连接层，所形成的顶部连接层和中间连接层用于构成焊垫；以达到减小所形成的顶部连接层和中间连接层厚度的目的，从而减小所构成焊垫与所述介质层之间应力的大小，进而提高形成焊垫的良率和可靠性，提高所形成半导体结构的制造良率和器件性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的电连接所需，目前集成电路中不同金属层或者金属层与基底的导通是通过互连结构实现的。在半导体制造工艺中，完成前段的半导体器件的制造和后段的金属互连结构的制造之后，需要在顶层金属上形成焊垫；在后续的封装过程中，将外引线直接键合在焊垫上，或者在该焊垫上形成焊料凸块。

焊垫的材料通常为铝。随着工艺技术的发展，器件尺寸的缩小，铜材质的焊垫被引入现有半导体结构中。

但是现有技术所形成具有铜焊垫的半导体结构的良率损失较大，存在制造良率过低的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以减少良率损失，提高所述半导体结构的制造良率。

为解决上述问题，本发明提供一种半导体结构，包括：

基底，所述基底上具有介质层；第一开口，所述第一开口位于所述部分厚度的介质层内；第二开口，所述第二开口位于所述第一开口底部部分厚度的介质层内，且，所述第二开口的宽度小于所述第一开口的宽度。

可选的，所述第一开口深度占所述第一开口和所述第二开口深度总和的1/3以上。

可选的，所述第一开口的深度大于或等于1μm。

可选的，所述第二开口宽度与所述第一开口宽度的比值在7:10到8:10范围内。

可选的，所述第一开口的宽度在50μm到70μm范围内。

可选的，所述第二开口的宽度在40μm到50μm范围内。

可选的，平行所述基底表面的平面内，所述第一开口的投影和所述第二开口的投影为方形。

可选的，平行所述基底表面的平面内，所述第一开口投影和所述第二开口投影相对边之间的间隔相等。

可选的，还包括：接触孔，所述接触孔位于所述第二开口底部剩余厚度的介质层内。

可选的，还包括：插塞，所述插塞位于所述接触孔内；中间连接层，所述中间连接层位于所述第二开口内；顶部连接层，所述顶部连接层位于所述第一开口内。

可选的，所述插塞、所述中间连接层和所述顶部连接层的材料为铜。

相应的，本发明还提供一种半导体结构的形成方法，包括：

提供基底，所述基底上具有介质层；在部分厚度的所述介质层内形成第一开口和位于所述第一开口底部的第二开口，所述第二开口的宽度小于所述第一开口的宽度。

可选的，所述第一开口深度占所述第一开口和所述第二开口深度总和的1/3以上。

可选的，所述第一开口的深度大于或等于1μm。