[发明专利]具有间隔层的多晶相结构、MOS晶体管及其制作方法

说明书

本发明提供一种具有间隔层的多晶相结构、MOS晶体管及其制作方法，多晶相结构包含若干个多晶硅层及若干个间隔层，多晶硅层与间隔层交替层叠，多晶硅层中具有离子掺杂，间隔层用以隔离相邻的两个多晶硅层之间的结晶界面，以隔断相邻的两个多晶硅层的漏电路径。本发明在多晶硅层中插入若干隔离层，该隔离层可以在非晶硅转化为多晶硅的过程中，隔离多晶硅层与层之间的结晶界面，使得结晶键分散，从而避免多晶硅中产生连续相通的漏电路径，能够减小、甚至避免多晶硅中产生的漏电流，以提高多晶硅栅对MOS晶体管沟道区的控制能力。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种具有间隔层的多晶相结构、MOS晶体管及其制作方法。

背景技术

多晶硅由于包含许多由晶粒边界分割的晶粒而具有多晶向。在MOS器件中，掺杂的多晶硅由于具有良好的电阻可调性、与二氧化硅优良的界面特性、与后续高温工艺的兼容性、比金属电极更高的可靠性、在陡峭结构上淀积的均匀性以及可实现栅的自对准工艺而被用作栅电极。

MOS管中的多晶硅栅(polysilicon gate)的实现要经过栅氧层的形成和多晶硅栅的刻蚀两个基本过程，主要步骤如下：

第一步，栅氧化层的生长(oxide)：湿法清洗除去硅片表面原始氧化层，再进入炉管生长二氧化硅，作为栅氧化层。

第二步，多晶硅淀积(CVD)：化学气相沉积法在氧化硅表面生长一层多晶硅，并对所述多晶硅进行离子注入掺杂，所述多晶硅在掺杂之后会明显改善导电性能。

第三步，多晶硅光刻(litho)及刻蚀(etch)：于多晶硅表面铺上光阻，光刻机进行图形传递，利用异向等离子体刻蚀机对多晶硅进行刻蚀，得到垂直剖面的多晶硅栅。

然而，上述多晶硅工艺具有以下缺点：

第一，掺杂多晶硅101在施加栅压时，晶向接近或相同的多晶硅中容易产生连续相通的漏电流路径102，大大减弱多晶硅中的电场的建立，导致栅压对MOS晶体管沟道区的控制能力下降，如图1所示。

第二，利用现有工艺沉积多晶硅栅层时，在进行离子注入对多晶硅进行掺杂时，易产生掺杂穿透效应(penetration)，即掺杂材料击穿多晶硅栅层及其下介质层而进入器件导电沟道区，继而使导电沟道内电子处于禁带中的状态造成少数载流子的跃迁，最终导致器件漏电流过大。

基于以上所述，提供一种能够降低多晶硅漏电流以及防止离子注入掺杂穿透多晶硅而进入MOS晶体管沟道区的多晶相结构、MOS晶体管及其制作方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有间隔层的多晶相结构、MOS晶体管及其制作方法，用于解决现有技术中晶向接近或相同的多晶硅中容易产生连续相通的漏电流路径及离子注入对多晶硅进行掺杂时，易产生掺杂穿透效应的问题。

为实现上述目的及其他相关目的，本发明提供一种具有间隔层的多晶相结构的制作方法，所述制作方法包括：1)提供一基面，于所述基面上形成第一非晶硅层；2)于所述第一非晶硅层表面形成间隔层；3)于所述间隔层表面形成第二非晶硅层；4)通过离子注入工艺对所述第一非晶硅层及所述第二非晶硅层进行离子掺杂，所述间隔层提供所述离子的注入阻力，以防止所述离子穿透过所述基面；以及5)通过退火工艺使所述第一非晶硅层及所述第二非晶硅层转化为由所述间隔层隔离的第一多晶硅层及第二多晶硅层，所述间隔层用以隔离所述第一多晶硅层的结晶界面与所述第二多晶硅层的结晶界面，从而隔断所述第一多晶硅层与所述第二多晶硅层的之间的漏电路径。

优选地，步骤3)中，重复进行若干次形成所述间隔层及形成所述第二非晶硅层的步骤，以于所述第一非晶硅层上形成若干个叠层结构，其中，所述叠层结构包含一所述间隔层与一所述第二非晶硅层，位于相邻两个所述第二多晶硅层之间的所述间隔层用以隔离相邻两个所述第二多晶硅层的结晶界面，从而隔断相邻所述第二多晶硅层之间的漏电路径。