[发明专利]具有间隔层的多晶相结构、MOS晶体管及其制作方法在审
申请号: | 201711206800.9 | 申请日: | 2017-11-27 |
公开(公告)号: | CN108054090A | 公开(公告)日: | 2018-05-18 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/49;H01L29/78;H01L21/336 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 罗泳文 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 间隔 多晶 结构 mos 晶体管 及其 制作方法 | ||
1.一种具有间隔层的多晶相结构的制作方法,其特征在于,所述制作方法包括:
1)提供一基面,于所述基面上形成第一非晶硅层;
2)于所述第一非晶硅层表面形成间隔层;
3)于所述间隔层上形成第二非晶硅层;
4)通过离子注入工艺对所述第一非晶硅层及所述第二非晶硅层进行离子掺杂,所述间隔层提供所述离子的注入阻力,以防止所述离子穿透过所述基面;以及
5)通过退火工艺使所述第一非晶硅层及所述第二非晶硅层转化为由所述间隔层隔离的第一多晶硅层及第二多晶硅层,所述间隔层用以隔离所述第一多晶硅层的结晶界面与所述第二多晶硅层的结晶界面。
2.根据权利要求1所述的具有间隔层的多晶相结构的制作方法,其特征在于:步骤3)中,重复进行若干次形成所述间隔层及形成所述第二非晶硅层的步骤,以于所述第一非晶硅层上形成若干个叠层结构,其中,所述叠层结构包含所述间隔层与所述第二非晶硅层,位于相邻两个所述第二多晶硅层之间的所述间隔层用以隔离相邻两个所述第二多晶硅层的结晶界面。
3.根据权利要求2所述的具有间隔层的多晶相结构的制作方法,其特征在于:所述叠层结构的数量包含2~5个。
4.根据权利要求2所述的具有间隔层的多晶相结构的制作方法,其特征在于:任意两个所述叠层结构中的所述间隔层包含相同材料。
5.根据权利要求2所述的具有间隔层的多晶相结构的制作方法,其特征在于:任意两个所述叠层结构中的所述间隔层包含不相同材料。
6.根据权利要求1所述的具有间隔层的多晶相结构的制作方法,其特征在于:所述间隔层的形成工艺包含由原子层沉积工艺(Atomic Layer Deposition)及低压化学气相沉积工艺(Low Pressure Chemical Vapor Deposition)所组成群组中的一种。
7.根据权利要求1所述的具有间隔层的多晶相结构的制作方法,其特征在于:所述间隔层及所述第二非晶硅层的形成工艺包含原位沉积(In-situ Deposition)。
8.根据权利要求1所述的具有间隔层的多晶相结构的制作方法,其特征在于:步骤2)中,所述间隔层的电阻率范围在2×10
9.根据权利要求1所述的具有间隔层的多晶相结构的制作方法,其特征在于:步骤3)中,所述离子的元素包含硼(B)及磷(P)所组成的群组中的一种,所述离子的注入剂量范围在10
10.根据权利要求1所述的具有间隔层的多晶相结构的制作方法,其特征在于:所述多晶相结构的总厚度范围在5纳米(nm)~80纳米(nm)之间。
11.根据权利要求1~10任意一项所述的具有间隔层的多晶相结构的制作方法,其特征在于:步骤2)中,所述间隔层具有1~10个原子层,所述间隔层的厚度范围在1纳米(nm)~3纳米(nm)。
12.一种MOS晶体管的制作方法,其特征在于,包括:
1)提供一半导体衬底,于所述半导体衬底表面形成栅氧层;
2)采用如权利要求1所述的制作方法于所述栅氧层表面形成具有所述间隔层的多晶相结构;
3)于所述多晶相结构的上表面形成栅极金属,以形成所述MOS晶体管的栅结构;以及
4)通过离子注入工艺于所述栅结构两侧的所述半导体衬底中形成所述MOS晶体管的源区及漏区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711206800.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种油用牡丹种子的育苗方法
- 下一篇:石英玻璃的破碎装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造