[发明专利]用于提高p型和N型FinFET性能的混合方案

说明书

一种方法包括蚀刻混合衬底以形成延伸至混合衬底中的凹槽。混合衬底包括具有第一表面取向的第一半导体层、位于第一半导体层上方的介电层以及具有与第一表面取向不同的第二表面取向的第二半导体层。在蚀刻之后，第一半导体层的顶面暴露于凹槽。间隔件形成在凹槽的侧壁上。间隔件接触介电层的侧壁和第二半导体层的侧壁。进行外延以从第一半导体层生长外延半导体区域。去除间隔件。本发明实施例涉及用于提高p型和N型FinFET性能的混合方案。

技术领域

本发明实施例涉及用于提高p型和N型FinFET性能的混合方案。

背景技术

随着集成电路日渐按比例缩小并对集成电路的速度要求日益增加，需要晶体管在尺寸越来越小的同时具有更高的器件电流。因此开发了鳍式场效应晶体管(FinFET)。在常规的FinFET形成工艺中，可以通过在硅衬底中形成沟槽，利用介电材料填充沟槽以形成浅沟槽隔离(STI)区域，然后凹进STI区域的顶部部分来形成半导体鳍。因此，STI区域的凹进部分之间的硅衬底部分形成半导体鳍，在半导体鳍上形成FinFET。

发明内容

根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：蚀刻混合衬底以形成延伸至所述混合衬底内的凹槽，其中，所述混合衬底包括：第一半导体层，具有第一表面取向；介电层，位于所述第一半导体层上方；和第二半导体层，具有与所述第一表面取向不同的第二表面取向，其中，在所述蚀刻之后，所述第一半导体层的顶面暴露于所述凹槽；在所述凹槽的侧壁上形成间隔件，其中，所述间隔件接触所述介电层的侧壁和所述第二半导体层的侧壁；实施外延以从所述第一半导体层生长外延半导体区域；以及去除所述间隔件。

根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：蚀刻混合衬底以形成凹槽，其中，所述凹槽穿透上半导体层和介电层，其中，位于所述介电层下面的下半导体层的顶面暴露于所述凹槽；在所述凹槽的侧壁上形成竖直间隔件；实施外延以从所述下半导体层生长外延半导体区域；蚀刻所述竖直间隔件，从而通过间隙将所述外延半导体区域与所述上半导体层和所述介电层间隔开；以及进行图案化步骤以形成第一带和第二带，其中，所述第一带包括所述上半导体层的一部分、所述介电层的一部分以及所述下半导体层的一部分，并且所述第二带包括所述外延半导体区域的一部分。

根据本发明的又一些实施例，还提供了一种半导体器件，包括：块状半导体层，具有第一顶面取向；第一半导体带和第二半导体带，位于所述块状半导体层上方并连接至所述块状半导体层，其中，所述第一半导体带和所述第二半导体带具有不同的顶面取向；隔离区域，介于所述第一半导体带与所述第二半导体带之间，所述隔离区域包括从所述隔离区域的底面向下突出的突出部分，其中，所述底面在所述隔离区域的突出部分的相对两侧上；第一源极/漏极区域，覆盖所述第一半导体带，其中，所述第一源极/漏极区域是n型鳍式场效应晶体管(FinFET)的一部分；以及第二源极/漏极区域，覆盖所述第二半导体带，其中，所述第二源极/漏极区域是p型FinFET的一部分。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1至图16示出根据一些实施例的形成鳍式场效应晶体管(FinFET)的中间阶段的截面图和透视图。

图17A示出根据一些实施例的作为鳍宽度的函数的电子迁移率。

图17B示出根据一些实施例的作为鳍宽度的函数的空穴迁移率。

图18示出根据一些实施例的形成FinFET的工艺流程。

具体实施方式