[发明专利]VA型薄膜晶体管阵列基板及其制作方法

权利要求书

1.一种垂直配向型薄膜晶体管阵列基板的制作方法，其特征在于，包括如下步骤：

S1、提供衬底基板(10)，采用第一道光罩工艺在所述衬底基板(10)上形成栅极(21)、扫描线(22)、第一像素电极(25)；其中，所述扫描线(22)与栅极(21)相连；

S2、在所述栅极(21)、扫描线(22)、第一像素电极(25)、衬底基板(10)上沉积栅极绝缘层(30)，在所述栅极绝缘层(30)上沉积半导体层(35)，采用第二道光罩工艺对所述半导体层(35)进行图形化处理，得到对应于所述栅极(21)上方的有源层(40)；

S3、采用第三道光罩工艺在所述有源层(40)与栅极绝缘层(30)上形成漏极(51)、源极(52)、数据线(53)、第二像素电极(55)；其中，所述漏极(51)和源极(52)分别与所述有源层(40)相接触，所述数据线(53)与所述源极(52)相连，所述漏极(51)与所述第二像素电极(55)相连；

S4、在所述漏极(51)、源极(52)、数据线(53)、第二像素电极(55)、有源层(40)及栅极绝缘层(30)上形成钝化层(60)，采用第四道光罩工艺对所述钝化层(60)与栅极绝缘层(30)进行图形化处理，得到位于所述钝化层(60)上的第一通孔(61)与第二通孔(62)以及位于所述钝化层(60)与栅极绝缘层(30)上的第三通孔(63)，其中，所述第一通孔(61)与第二通孔(62)对应于所述漏极(51)上方设置，所述第三通孔(63)对应于所述第一像素电极(25)上方设置；

S5、在所述钝化层(60)上沉积第三透明导电层(65)，采用第五道光罩工艺对所述第三透明导电层(65)进行图形化处理，得到第三像素电极(71)与导电连接层(72)；其中，所述第三像素电极(71)通过所述第一通孔(61)与所述漏极(51)相连；所述导电连接层(72)经由所述第二通孔(62)与所述漏极(51)相连，同时经由所述第三通孔(63)与所述第一像素电极(25)相连，从而将所述漏极(51)与所述第一像素电极(25)连接在一起。

2.如权利要求1所述的垂直配向型薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤S1具体包括：

S11、提供衬底基板(10)，在所述衬底基板(10)上沉积第一透明导电层(11)，采用第一道光罩工艺对所述第一透明导电层(11)进行图形化处理，得到栅极预定图案(15)、扫描线预定图案(16)以及第一像素电极(25)；

S12、在所述栅极预定图案(15)与扫描线预定图案(16)上镀上第一金属层(12)，得到栅极(21)与扫描线(22)，其中，所述第一金属层(12)的导电性能大于所述第一透明导电层(11)的导电性能。

3.如权利要求2所述的垂直配向型薄膜晶体管阵列基板的制作方法，其特征在于，所述第一透明导电层(11)的材料包括透明导电金属氧化物；所述第一金属层(12)的材料包括铜；在所述栅极预定图案(15)与扫描线预定图案(16)上镀上第一金属层(12)的工艺为电镀工艺。

4.如权利要求1所述的垂直配向型薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤S3具体包括：

S31、在所述有源层(40)与栅极绝缘层(30)上沉积第二透明导电层(41)，采用第三道光罩工艺对所述第二透明导电层(41)进行图形化处理，得到源极预定图案(45)、数据线预定图案(46)、漏极(51)以及第二像素电极(55)；

S32、在所述源极预定图案(45)与数据线预定图案(46)上镀上第二金属层(42)，得到源极(52)与数据线(53)，其中，所述第二金属层(42)的导电性能大于所述第二透明导电层(41)的导电性能。

5.如权利要求4所述的垂直配向型薄膜晶体管阵列基板的制作方法，其特征在于，所述第二透明导电层(41)的材料包括透明导电金属氧化物；所述第二金属层(42)的材料包括铜；在所述源极预定图案(45)与数据线预定图案(46)上镀上第二金属层(42)的工艺为电镀工艺。