[发明专利]一种具有高耦合率的闪存单元结构及制备方法

权利要求书

1.一种具有高耦合率的闪存单元结构，其特征在于，包括：

半导体衬底，所述半导体衬底具有两个浅沟槽隔离和有源区，所述有源区位于两个浅沟槽隔离之间的所述半导体衬底内；

隧穿氧化层，形成在具有所述有源区的所述半导体衬底上表面；

浮栅，沉积在所述隧穿氧化层上表面以及所述浅沟槽隔离靠近有源区的上表面；

介质层，沉积在所述浮栅的上表面和侧壁，以及沉积在所述浅沟槽隔离的上表面；

控制栅，沉积在所述介质层的上表面及侧壁；

所述浅沟槽隔离的顶部尺寸等于所述有源区的顶部尺寸；

所述隧穿氧化层的尺寸等于所述有源区的顶部尺寸。

2.根据权利要求1所述的具有高耦合率的闪存单元结构，其特征在于，所述浅沟槽隔离的材料为氧化硅。

3.根据权利要求1所述具有高耦合率的闪存单元结构，其特征在于，所述介质层是一种三层结构，自下至上依次为第一氧化层、第一氮化层、第二氧化层。

4.根据权利要求3所述的具有高耦合率的闪存单元结构，其特征在于，所述第一氧化层的材料为氧化硅。

5.根据权利要求3所述的具有高耦合率的闪存单元结构，其特征在于，所述第一氮化层的材料为氮化硅。

6.根据权利要求3所述的具有高耦合率的闪存单元结构，其特征在于，所述第二氧化层的材料为氧化硅。

7.一种具有高耦合率的闪存单元的制备方法，其特征在于，包括以下步骤：

步骤S1、提供一半导体衬底，在所述半导体衬底上形成一垫氧化层，所述垫氧化层覆盖在所述半导体衬底表面；

步骤S2、在所述垫氧化层上形成第一掩膜层，所述第一掩膜层覆盖在所述垫氧化层表面；

步骤S3、在所述第一掩膜层、所述垫氧化层和所述半导体衬底内形成沟槽；

步骤S4、形成一介质层，使所述介质层填充所述沟槽以及覆盖在所述第一掩膜层表面；

步骤S5、减薄所述介质层，并去除所述第一掩膜层；

步骤S6、形成一图案化的第二掩膜层，使所述第二掩膜层覆盖在所述垫氧化层表面；

步骤S7、刻蚀所述垫氧化层和所述介质层；

步骤S8、去除所述第二掩膜层；

步骤S9、进行剩余工艺，形成闪存单元结构。

8.根据权利要求7所述的具有高耦合率的闪存单元的制备方法，其特征在于，所述第一掩膜层的材料为氮化硅。

9.根据权利要求7所述的具有高耦合率的闪存单元的制备方法，其特征在于，所述步骤S5中，所述减薄的方法为化学机械研磨。

10.根据权利要求7所述的具有高耦合率的闪存单元的制备方法，其特征在于，所述步骤S7中，所述刻蚀为干法刻蚀。