[发明专利]一种3DNAND闪存字线连接结构的制备方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存字线连接结构的制备方法。

背景技术

为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，具有三维(3D)结构的存储器件今年来的研究逐渐升温，通过将存储器单元三维地布置在衬底之上来提高集成密度。

3D NAND存储器是一种存储单元三维堆叠的闪存器件，相比平面型NAND存储器在单位面积上拥有更高的存储密度，现有的3D NAND存储单元构架通常为垂直沟道、水平金属栅层设计。如图1所示，其中，金属栅层1为台阶形貌，每一层金属栅层1台阶面均由独立垂直金属连线2与字线(Word Line)相连。

现有的3D NAND制造工艺中，随存储单元堆叠层数增加，相较于顶部区域的金属栅层，位于底部区域的金属栅层与存储核心表面距离更大。如图2a所示，而金属垂直连线通道是在同一介质3中刻蚀形成，不同通道孔的刻蚀速率基本相同。因此，如图2b所示，当金属栅层数较多时，如果一次刻蚀所有垂直通道，当通道孔刻蚀到达底部金属栅层时，顶部的金属栅层(例如金属钨)4必然受到过刻蚀，且可能被刻蚀穿孔到达下一金属栅层，后续通道的金属填充则造成相邻金属栅层导通，直接影响相应的存储器件功能。现有技术通常为分段刻蚀不同区域金属栅层对应的垂直通孔，这种方法需进行多道光刻、刻蚀工艺，成本较高。即现有技术的方法难以实现一次刻蚀。

发明内容

针对现有技术中的上述缺陷，本发明的目的在于提供一种3D NAND闪存字线连接结构的制备方法，所述制备方法可实现字线连接结构一次刻蚀成形，减少工艺制造成本。

为了实现上述目的，本发明采用的技术方案如下：

一种3D NAND闪存字线连接结构的制备方法，所述制备方法包括如下步骤：

提供一个具有台阶金属栅层的衬底堆叠结构；

在所述衬底堆叠结构上沉积刻蚀掩膜层；

通过光刻工艺和刻蚀工艺，在所述掩膜层上形成与所述台阶金属栅层一一对应的刻蚀掩膜开孔，所述开孔的直径大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔直径依次增大；

一次竖直向下刻蚀，形成介质通孔，露出各台阶金属栅层；

在所述介质通孔中填充金属，形成金属字线连接结构。

进一步，所述衬底堆叠结构包括衬底以及中间隔各台阶金属栅层的介质层氧化硅。

进一步，所述金属栅层的金属为钨、钴或镍中的一种或多种。

进一步，所述金属字线连接结构的金属为钨、钴或镍中的一种或多种。

进一步，越靠近衬底的金属栅层，对应的金属字线连接结构的直径越大。

进一步，所述掩膜层的材料为无定型碳。

进一步，对应各金属栅层的开孔直径的大小，满足在一次刻蚀时刻蚀的深度能够同步抵达相对应的各金属栅层。

与现有技术相比，本发明的有益效果主要体现在：

本发明通过使得在对应的刻蚀掩膜开孔时，所述开孔的大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔依次增大这种技术手段，使得在刻蚀介质层时，刻蚀速率不同，可以在一次刻蚀中形成深浅不一的介质通孔，保证一次刻蚀时各介质通孔的刻蚀深度能够同步抵达相对应的各金属栅层；从而能够简化工艺，节省成本。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1，显示现有技术中字线连接结构的示意图；

图2a-2b，显示现有技术制备字线连接结构刻蚀方法的示意图；

图3a-3d，显示本发明实施例的制备方法的流程示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。