[发明专利]一种3DNAND闪存字线连接结构的制备方法在审
| 申请号： | 201711167864.2 | 申请日： | 2017-11-21 |
| 公开（公告）号： | CN107978556A | 公开（公告）日： | 2018-05-01 |
| 发明（设计）人： | 陈子琪;盖晨光;陈保友 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L27/115 |
| 代理公司： | 北京辰权知识产权代理有限公司11619 | 代理人： | 佟林松 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 dnand 闪存 连接 结构 制备 方法 | ||
【权利要求书】：
1.一种3D NAND闪存字线连接结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供一个具有台阶金属栅层的衬底堆叠结构；
在所述衬底堆叠结构上沉积刻蚀掩膜层；
通过光刻工艺和刻蚀工艺，在所述掩膜层上形成与所述台阶金属栅层一一对应的刻蚀掩膜开孔，所述开孔的直径大小不等，从对应最上层的金属栅层到对应最靠近衬底的金属栅层的开孔直径依次增大；
一次竖直向下刻蚀，形成介质通孔，露出各台阶金属栅层；
在所述介质通孔中填充金属，形成金属字线连接结构。
2.如权利要求1所述的制备方法，其特征在于，所述衬底堆叠结构包括衬底以及中间隔各台阶金属栅层的介质层氧化硅。
3.如权利要求1所述的制备方法，其特征在于，所述金属栅层的金属为钨、钴或镍中的一种或多种。
4.如权利要求1所述的制备方法，其特征在于，所述金属字线连接结构的金属为钨、钴或镍中的一种或多种。
5.如权利要求1所述的制备方法，其特征在于，越靠近衬底的金属栅层，对应的金属字线连接结构的直径越大。
6.如权利要求1所述的制备方法，其特征在于，所述掩膜层的材料为无定型碳。
7.如权利要求1所述的制备方法，其特征在于，对应各金属栅层的开孔直径的大小，满足在一次刻蚀时刻蚀的深度能够同步抵达相对应的各金属栅层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711167864.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：栅极侧墙的工艺方法
- 下一篇：一种在刻蚀槽中制造真空间隙的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
