[发明专利]阵列基板以及显示装置

权利要求书

1.一种阵列基板，包括外围电路区，所述外围电路区包括依次形成于衬底基板上的第一金属层、第一绝缘层和第二金属层，所述驱动电路区中设置有信号传输线，其特征在于，所述信号传输线上串联有限流单元，所述限流单元包括形成于所述第一金属层中的相互间隔排列的M条第一金属线以及形成于所述第二金属层中的相互间隔排列的N条第二金属线，所述M条第一金属线和所述N条第二金属线通过设置在所述第一绝缘层中的过孔相互交替地依次串接；其中，M和N分别为大于1的整数。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一金属线的长度为5～10μm，所述第二金属线的长度为5～10μm。

3.根据权利要求2所述的阵列基板，其特征在于，相邻两条所述第一金属线的间距为2～5μm，相邻两条所述第二金属线的长度为2～5μm。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一金属线的数量M为：10≤M≤20，所述第二金属线的数量N为：10≤N≤20。

5.根据权利要求4所述的阵列基板，其特征在于，所述第一金属线的数量M和所述第二金属线的数量N相等，或者是，所述第一金属线的数量M与所述第二金属线的数量N相差1。

6.根据权利要求1-5任一所述的阵列基板，其特征在于，所述信号传输线连接有静电释放单元，所述静电释放单元包括N型薄膜晶体管和P型薄膜晶体管，所述N型薄膜晶体管的源极和所述P型薄膜晶体管的源极分别连接到所述信号传输线上的第一连接点，所述N型薄膜晶体管的栅极和漏极相互连接并连接到第一放电连接线，所述P型薄膜晶体管的栅极和漏极相互连接并连接到第二放电连接线。

7.根据权利要求6所述的阵列基板，其特征在于，所述信号传输线上、位于所述第一连接点的两侧分别串联有一个所述限流单元。

8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区，所述显示区中设置有阵列排布的像素单元，所述信号传输线延伸至所述显示区中，用于向所述像素单元输入显示信号；所述信号传输线包括数据线和扫描线。

9.根据权利要求1所述的阵列基板，其特征在于，所述信号传输线设置于所述第一金属层中，或者是，所述信号传输线设置于所述第二金属层中。

10.一种显示装置，包括权利要求1-9任一所述的阵列基板。