[发明专利]用于绕开电路行中的缺陷的技术

说明书

本公开涉及用于绕开电路行中的缺陷的技术。集成电路包括电路行。集成电路的第一区域包括电路行中的每个电路行的第一部分，并且集成电路的第二区域包括电路行中的每个电路行的第二部分。集成电路基于第一区域中的电路行中的第一电路行中的第一缺陷来将用于第一区域中的电路行的第一子集的功能转移到第一区域中的电路行的第二子集。集成电路基于第二区域中的电路行中的第二电路行中的第二缺陷来将用于第二区域中的电路行的第三子集的功能转移到第二区域中的电路行的第四子集。

技术领域

本公开涉及电子电路，并且更具体地涉及用于绕开集成电路中的电路行中的缺陷的技术。

背景技术

诸如现场可编程门阵列(FPGA)和可编程逻辑器件(PLD)之类的可编程逻辑集成电路(IC)通常包括可编程逻辑电路块。所有集成电路都易受制造缺陷的影响。为了提高产品收得率，可编程逻辑IC可以配备有备用电路或冗余电路。具有冗余电路的可编程逻辑IC可以通过使用冗余电路修复IC上的缺陷区域来帮助提高产品收得率。基于行的冗余方案通常为若干可编程逻辑电路行提供至少一个冗余行或“备用”行及其相关路由。典型地，可修复区域可以在冗余行上方，使得在可编程逻辑电路行中的一个可编程逻辑电路行有缺陷的情况下激活冗余行，并且从冗余行到缺陷行的每一行均替代接下来的更高行，由此修复缺陷行。

发明内容

一种集成电路包括电路行。所述集成电路的第一区域包括所述电路行中的每一电路行的第一部分。所述集成电路的第二区域包括所述电路行中的每一电路行的第二部分。所述集成电路基于所述第一区域中的所述电路行中的第一电路行中的第一缺陷来将用于所述第一区域中的所述电路行的第一子集的功能转移到所述第一区域中的所述电路行的第二子集。仅禁用在所述第一区域中的所述电路行中的第一电路行。所述集成电路基于所述第二区域中的所述电路行中的第二电路行中的第二缺陷来将用于所述第二区域中的所述电路行的第三子集的功能转移到所述第二区域中的所述电路行的第四子集。仅禁用在所述第二区域中的所述电路行中的第二电路行。所述电路行中的所述第二电路行与所述电路行中的所述第一电路行不同。所述电路行的所述第三子集包括所述第一子集中的所述电路行中的至少一些电路行。

可以以诸如进程、装置、系统、设备或方法等多种方式来实施本发明的各种实施例。下面描述了若干个实施例。在考虑下面的具体实施方式和附图之后，本发明的各种目的、特征和优点将变得显而易见。

附图说明

图1示出了根据实施例的具有冗余电路行的集成电路(IC)的示例，其中冗余电路行在IC的每个区域内是可独立控制的。

图2示出了根据实施例的、图1的集成电路(IC)中的每个区域如何可被独立控制以使用冗余行的一部分绕开该区域内的电路行中的缺陷的进一步细节。

图3示出了根据实施例的、电路行中的多路复用器电路如何可以被重新配置以将传播通过电路行的信号重新引导穿过在不同行中具有缺陷的两个区域的边界的示例。

图4A-图4B示出了根据一些实施例的在集成电路中的电路行的部分之间提供可编程互连的多路复用器电路的示例。

图5示出了根据实施例的、生成用于控制多路复用器电路的选择信号的控制电路的示例，其中多路复用器电路将在集成电路的两个区域之间的边界两侧的不同电路行连接在一起。

图6示出了根据实施例的在集成电路中的两个区域之间的边界处的、位于每个电路行中的两个2到1多路复用器电路的示例。

图7示出了根据实施例的在集成电路中的两个区域之间的边界处的、位于每个电路行中的3到1多路复用器电路。

图8示出了根据实施例的在集成电路中的两个区域之间的边界处的3到1多路复用器电路，每个3到1多路复用器电路均具有耦合到三个相邻电路行的输入。

图9示出了根据实施例的电路架构的示例，其中，该电路架构允许三条路由选择导线(routing wire)穿过集成电路中的两个区域之间的边界。