[发明专利]具有模制通孔的堆叠半导体封装及其制造方法有效
申请号: | 201711162896.3 | 申请日: | 2017-11-21 |
公开(公告)号: | CN108878414B | 公开(公告)日: | 2021-07-06 |
发明(设计)人: | 李尙垠;李炯东;高银 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L23/31;H01L21/98 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 李辉;刘久亮 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 模制通孔 堆叠 半导体 封装 及其 制造 方法 | ||
一种具有模制通孔的堆叠半导体封装及其制造方法,该半导体封装包括:第一半导体芯片,其具有第一有源表面,包括周边键合焊盘和中心键合焊盘的第一键合焊盘布置在第一有源表面的上方;第一包封构件;两个第二半导体芯片,其具有第二有源表面,第二键合焊盘在第二有源表面上方布置在一个侧周边处并且被设置成彼此分离,使得第二有源表面面对第一有源表面,并且第二键合焊盘与周边键合焊盘交叠;第一联接构件,其插置在周边键合焊盘和第二键合焊盘之间;第二包封构件,其形成在第二半导体芯片的第二侧表面上方,包括第二半导体芯片之间的区域;以及模制通孔,其通过第二包封构件的在第二半导体芯片之间的区域中的一部分形成并且与中心键合焊盘联接。
技术领域
各种实施方式总体上涉及半导体封装,并且更具体地,涉及具有模制通孔的堆叠半导体封装及其制造方法。
背景技术
随着电子产品变得越来越小,需要具有更高能力的更复杂的半导体芯片来满足所需的功能。另外,已经变得有必要将更多数量的半导体芯片安装在较小尺寸的电子产品中。
但是,制造具有更高能力的半导体芯片或者在有限空间中安装数量增大的半导体芯片的技术不免会有限制。在这种情形下,最近趋势涉及在一个封装中嵌入数量增加的半导体芯片。
在这方面,正在开发能够将不同种类的芯片嵌入一个封装中并且堆叠两个或更多个芯片而不增加封装整个厚度的技术。另外,正在开发能够改善堆叠半导体芯片的电特性的各种技术。
发明内容
在实施方式中,一种堆叠半导体封装可包括:第一半导体芯片,该第一半导体芯片具有第一有源表面,包括周边键合焊盘和中心键合焊盘的第一键合焊盘布置在所述第一有源表面的上方。所述堆叠半导体封装可包括第一包封构件,所述第一包封构件形成在所述第一半导体芯片的至少第一侧表面的上方。所述堆叠半导体封装可包括两个第二半导体芯片,所述两个第二半导体芯片具有第二有源表面,第二键合焊盘在所述第二有源表面上方布置在与所述第一半导体芯片相邻的侧周边处,并且所述两个第二半导体芯片被设置成彼此分离,使得所述第二有源表面面对所述第一有源表面,并且所述第二键合焊盘与所述周边键合焊盘交叠。所述堆叠半导体封装可包括第一联接构件,所述第一联接构件插入所述第一半导体芯片的所述周边键合焊盘和所述第二半导体芯片的所述第二键合焊盘之间。所述堆叠半导体封装可包括第二包封构件,所述第二包封构件形成在所述第二半导体芯片的第二侧表面上方,包括所述第二半导体芯片之间的区域。所述堆叠半导体封装可包括模制通孔,该模制通孔通过所述第二包封构件的在所述第二半导体芯片之间的所述区域中的一部分形成并且与所述中心键合焊盘联接。
在实施方式中,一种用于制造堆叠半导体封装的方法,该方法包括以下步骤:在载体晶圆的上方设置第一半导体芯片,所述第一半导体芯片具有第一有源表面,所述第一有源表面上方布置有包括周边键合焊盘和中心键合焊盘的第一键合焊盘,使得所述载体晶圆和所述第一有源表面彼此面对;所述载体晶圆上的上方形成覆盖所述第一半导体芯片的第一包封构件,使得构造成其中重新设置有所述第一半导体芯片的重新配置晶圆;从所述重新配置晶圆中去除所述载体晶圆;将两个第二半导体芯片彼此以一定距离键合于所述重新配置晶圆上的一个第一半导体芯片,其中,所述第二半导体芯片具有第二有源表面,第二键合焊盘在所述第二有源表面上方布置在与所述第一半导体芯片相邻的侧周边处,其中,所述第二半导体芯片具有形成在所述第二键合焊盘上的第一联接构件,其中,所述第二半导体所拥有的厚度大于目标厚度,并且其中,所述第二半导体芯片设置在所述重新配置晶圆上,使得所述第二有源表面面对所述第一有源表面,所述第二键合焊盘通过所述第一联接构件与所述周边键合焊盘联接并且所述中心键合焊盘被暴露;在所述重新配置晶圆的上方以覆盖所述第二半导体芯片的方式形成第二包封构件;去除所述第二包封构件和所述第二半导体芯片的部分厚度,使得保持所述第二半导体芯片的目标厚度;以及形成模制通孔,所述模制通孔与所述第一半导体芯片的所述中心键合焊盘联接,并且穿过所述第二半导体芯片之间的区域中的所述第二包封构件的一部分。
附图说明
图1是例示了根据实施方式的堆叠半导体封装的示例的表示的截面图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711162896.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类