[发明专利]一种低失调高速动态比较器

说明书

一种低失调高速动态比较器，包括，一级预放大电路，其接收同相输入信号、反相输入信号、共模信号、同相补偿控制信号、反相补偿控制信号、第一时钟控制信号，输出第一同相输出信号、第一反相输出信号、第一、二、三时钟信号；时钟控制电路，其接收外部时钟信号，输出第一时钟控制信号和第二时钟控制信号；失调校准电路，其接收第二同相输出信号、第二反相输出信号、第二时钟控制信号，输出同相补偿控制信号和反相补偿控制信号；快速锁存电路，其接收第一同相输出信号、第一反相输出信号、第一、二、三时钟信号，输出第二同相输出信号、第二反相输出信号。本发明的低失调高速动态比较器，大幅度提高了比较器的比较速度，减小比较器失调电压的影响。

技术领域

本发明涉及一种动态比较器，特别是涉及一种适用于高速模数转换器的低失调高速动态比较器。

背景技术

随着现代通信技术的进一步发展，数据传输量大幅增加，传输速度不断提高，对高速模数转换器的设计提出了更高的要求。比较器作为高速模数转换器组成的关键模块，其速度、精度以及功耗等性能指标对整个模数转换器都有着很大影响。对于传统的基于动态锁存比较结构的高速比较器，由于锁存过程中从复位状态到正反馈状态有很大的延时，严重限制了比较器的响应速度，从而限制了动态比较器在高速模数转换器中的应用。

适用于高速模数转换器的高速比较器成为亟待解决的问题，同时，较大的失调电压会影响比较器的精度，因而，提出一种低失调高速动态比较器，实现更高性能的高速模数转换器。

发明内容

本发明的目的在于提供一种新型低失调高速动态比较器，能够显著提高比较器的速度，并且能够校准失调电压，实现了模数转换器的高速应用。

为实现上述目的，本发明提供的低失调高速动态比较器，包括，一级预放大电路、失调校准电路、时钟控制电路、快速锁存电路，其中，

所述一级预放大电路，其接收同相输入信号、反相输入信号、共模信号、同相补偿控制信号、反相补偿控制信号、第一时钟控制信号，输出第一同相输出信号、第一反相输出信号、第一时钟信号、第二时钟信号、第三时钟信号；

所述时钟控制电路，其接收外部时钟信号，输出第一时钟控制信号和第二时钟控制信号；

所述失调校准电路，其接收第二同相输出信号、第二反相输出信号、第二时钟控制信号，输出同相补偿控制信号和反相补偿控制信号；

所述快速锁存电路，其接收第一同相输出信号、第一反相输出信号、第一时钟信号、第二时钟信号、第三时钟信号，输出第二同相输出信号、第二反相输出信号。

进一步地，所述的低失调高速动态比较器，包括，第一开关、第二开关、第三开关、第四开关及第五开关，

所述第一开关、所述第三开关接收外部输入的同相输入信号及共模信号；

所述第二开关、所述第四开关接收外部输入的反相输入信号及共模信号；

所述第五开关的两端分别连接所述一级预放大电路的同相输出端及所述反相输入端。

进一步地，所述一级预放大电路的时钟电路，包括，

依次串联连接的第一反相器、第二反相器及第三反相器，其中，

所述第一反相器的输入端，接收所述第一时钟控制信号，输出第三时钟信号给所述第二反相器；所述第二反相器输出第二时钟信号给所述第三反相器，所述第三反相器输出第一时钟信号。

进一步地，所述一级预放大电路，包括，第一晶体管、第二晶体管、第三晶体管、与所述第一晶体管相并联的第一晶体管组、与所述第二晶体管相并联的第二晶体管组，其中，

所述第一晶体管、所述第二晶体管、所述第一晶体管组、所述第二晶体管组的源极，及所述第三晶体管的漏极相连接；