[发明专利]一种电容分段结构逐次逼近型模数转换器

说明书

本发明属于集成电路设计领域，具体涉及一种电容分段结构逐次逼近型模数转换器，包括连接在比较器的输入端上的数模转换器，数模转换器包括常规电容结构的高位电容阵列和低位电容阵列，高位电容阵列连接在比较器的输入端上，低位电容阵列通过桥电容Cs连接在比较器的输入端上，比较器的输出端连接逐次逼近寄存器及控制电路，桥电容Cs由多个单位电容C构成，还包括设置在低位电容阵列上的、与桥电容Cs相对应的对地电容Cg，对地电容Cg的容量能够与桥电容Cs的容量进行匹配校正。本发明所提供的电容分段结构逐次逼近型模数转换器能够提高电容分段结构SAR ADC的匹配精度，改善DNL/INL性能，并防止比较器输入端的电压超过电源电压的范围。

技术领域

本发明属于集成电路设计领域，具体涉及一种电容分段结构逐次逼近型模数转换器。

背景技术

随着数字集成电路工艺的不断进步，使得模数转换器的设计、架构可以利用先进工艺来提高性能。由于逐次比较型模数转换器中的模拟电路模块很少，并且其速度和功耗性能能够随着工艺进步不断提升，因此低功耗高速高精度模数转换器的学术研究与工业生产热点已经从传统的流水线型模数转换器转变为逐次逼近型模数转换器(逐次逼近型模数转换器以下简称SAR ADC)。

逐次逼近型模数转换器结构种类繁多，从内部DAC部分的结构实现上包括电阻型、R-2R电阻型、电流型、二进制电流型、电容型、阻容混合型等，而其中电容型SAR ADC因低功耗，工艺转移性好，匹配精度高而使用广泛，也是研究的重点。常用的电容型在实现形式上也多种多样，如二进制电容结构，分段电容结构等(如图1所示)。

电容型SAR ADC采用电容构成DAC(数模转换器)，不需要额外的采样保持电路，结构简单，易于实现。通常传统的SAR ADC采用二进制加权的电容阵列，设DAC中的单位电容为C，则构成DAC的电容阵列中最大电容和ADC的精度N呈指数关系，即Ctotal＝2ⁿ×C

若要实现12位精度，Ctotal＝2¹²×C，因此若采用传统二进制SAR结构实现高精度ADC，就需要使用很大的电容，大电容带来的坏处：充放电时间过长，即DAC输出完全建立时间较长，降低了SAR ADC的转换速度，并且大电容充放电电流大，增加了SAR ADC的功耗，电容过大，还会增加芯片的面积，增加成本。

若改为采用6-6分段电容的架构，Ctotal＝2×2⁶×C，电容比传统的架构小很多，对其他电路的设计难度要求也相应减小了。分段电容结构是将总的电容阵列分成多段小的电容阵列，各段电容阵列通过桥电容连起来，目前应用较多的是两段式分段电容结构。

当前常见的分段电容结构的SAR ADC:

1.按二进制加权比例计算的常规Cs＝(2ⁿ/(2ⁿ-1))C的结构的分段电容结构SARADC(如图2所示)；其缺点是：桥电容Cs和单位电容的比值是分数，在版图实现的时候，不容易实现桥电容的精确匹配，且对版图的寄生电容也敏感

2.有1个单位电容Cs＝C的结构的分段电容结构SAR ADC(如图3所示)，和二进制加权结构相比，虽然较常规结构的能更好匹配，但这种结构电容阵列权重的分母减l，即权重不再是二进制加权，所以会引入固定的增益误差，但是并没有引入非线性误差。

由于在单位电容越小时，单位桥接电容的值也越小，这导致版图实现时其它寄生电容所占比重越大，ADC的精度也受到制约。同时在输入信号为接近电源或者接近地时，由于电容的下级板在逐次比较时，会在VREFP和VREFN之间切换连接(VREFP通常为电源电压，VREFN通常为地)，导致比较器的输入端电压存在超出电源电压范围情况，对于CMOS工艺来说，这必定引起电容上的电荷漏电，导致ADC的性能下降。

发明内容