[发明专利]一种提高共源极钨墙与钨栅极之间击穿电压的3D NAND制备方法

说明书

本发明提供了一种提高共源极钨墙与钨栅极之间击穿电压的3D NAND制备方法，所述方法包括如下步骤：提供一具有沟道槽的衬底堆叠结构，在沟道槽中进行第一次栅极线间隙层(GLSP)低温氧化物沉积；进行第二次栅极线间隙层高温氧化物沉积；第一次栅极线间隙层和第二次栅极线间隙层的回刻蚀；在沟道槽填充沉积共源极钨(W)墙；共源极钨(W)墙的表面平坦化。本发明第二次栅极线间隙线的材料采用高温原子层沉积氧化物代替现有技术中采用的低温氧化物，由于高温氧化物具有更高的致密度，因此会提高所制备的3D NAND的共源极钨墙与钨栅极之间的击穿电压，提高器件的电气性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存栅极线隔离结构成形的工艺。

背景技术

为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，具有三维(3D)结构的存储器件今年来的研究逐渐升温，通过将存储器单元三维地布置在衬底之上来提高集成密度。

3D NAND存储器是一种存储单元三维堆叠的闪存器件，主要为垂直沟道外设置水平堆叠金属栅层，金属栅层通常为W栅极(W gate)。在三维堆叠结构中设置沟道槽，槽中填充钨(W)金属作为共源极(array common source，ACS)钨(W)墙，钨(W)墙与堆叠结构中钨(W)栅极之间沉积填充氧化物作为间隙层(spacer)。

参考图1a-1c，现有技术中，上述结构的制备工艺如下：

S1，参考图1a，提供一具有沟道槽1衬底堆叠结构，在沟道槽1中进行第一次栅极线间隙层(GLSP)低温氧化物2沉积；然后进行第一次离子注入(IMP)，然后进行第二次栅极线间隙层低温氧化物3的沉积，再进行第二次离子注入；

S2，参考图1b，第一次栅极线间隙层2和第二次栅极线间隙层3的刻蚀；

S3，参考图1c，在沟道槽1中进行TI/TIN的沉积，然后进行共源极钨墙4的沉积，最后通过化学机械研磨使得共源极钨墙4表面平坦。

然而，上述现有技术中，由于均采用低温氧化物(LTO)作为间隙层，而低温氧化物的沉积质量较差，致密度低，导致钨(W)栅极与共源极(ACS)钨之间的击穿电压低，导致器件的电气性能较差。

因此，如何改进上述结构的制备工艺，提高钨(W)栅极与共源极(ACS)钨之间的击穿电压，提高器件的性能是本领域技术人员所致力研究的方向。

发明内容

针对现有技术中的上述缺陷，本发明的目的在于提供一种提高共源极钨墙与钨栅极之间击穿电压的3D NAND制备方法，所述方法通过改进间隙层的沉积填充方式，进而改进隔离性能，从而提高击穿电压。

为了实现上述目的，本发明采用的技术方案如下：

一种提高共源极钨墙与钨栅极之间击穿电压的3D NAND制备方法，所述方法包括如下步骤：

提供一具有沟道槽的衬底堆叠结构，

在沟道槽中进行第一次栅极线间隙层(GLSP)低温氧化物沉积；

进行第二次栅极线间隙层高温氧化物沉积；

第一次栅极线间隙层和第二次栅极线间隙层的回刻蚀；

在沟道槽填充沉积共源极(ACS)钨(W)墙；

共源极钨(W)墙的表面平坦化。

进一步，所述衬底堆叠结构，具体为，在衬底表面形成有多层交错堆叠的层间氧化硅介质层及钨栅极层，所述钨栅极层形成于相邻的层间氧化硅介质层之间；所述堆叠结构中还包括沟道孔及沟道孔中的侧壁堆叠结构和填充插塞。