[发明专利]超高深宽比SONO刻蚀工艺

说明书

本发明提供了一种SONO刻蚀工艺，本发明的工艺一方面，通过改变现有技术中薄膜层的结构，另一方面将常规的一步刻蚀工艺优化为两步刻蚀工艺，从而在刻蚀过程中，确保所有的SONO孔均打开，从而实现沟道孔与底部外延硅的良好连接，同时保证了沟道孔侧壁硬掩膜氮化硅没有损伤，增大后续制程的工艺窗口，从而提高产品的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种用于SONO(硅-氧化物-氮化物-氧化物)存储芯片批产工艺中的超高深宽比的刻蚀工艺。

背景技术

随着微机电器件和微机电系统被越来越广泛的应用于汽车和消费电子领域，以及硅沟道孔刻蚀技术在未来封装领域的广阔前景，干法等离子体深硅刻蚀工艺逐渐成为微机电系统加工领域及硅沟道孔刻蚀技术中最炙手可热工艺之一。

在半导体技术领域中，3D堆叠式封装技术已被视为能否以较小尺寸来制造高效能晶片的关键。在3D堆叠式封装技术应用中，通常要对硅等材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。

在大多数情况下，硅通孔制作都需要打通不同的材料层，而由此形成的通孔必须满足轮廓控制要求(如，侧壁粗糙度等)，因此硅通孔刻蚀工艺成为硅通孔制作技术的关键。

在传统的沟道孔(CH,Channel Hole)深孔刻蚀工艺结束后，常规的沟道孔刻蚀工艺中，其中衬底上的堆叠结构由氧化硅、氮化硅、氧化硅依次沉积形成，其中氧化硅薄膜的厚度为氮化硅的薄膜厚度为氧化硅的厚度为并且其具体的蚀刻通常采用如下步骤：

步骤S1，在沟道孔底部经过外延生长沉积形成一层外延硅；

步骤S2，在沟道孔侧壁和底部依次沉积氧化硅、氮化硅、氧化硅、无定型硅薄膜层；其中无定型硅的厚度为

步骤S3，一步干法刻蚀，以打开沟道孔底部的膜，从而连接到外延硅上。

图1为上述传统刻蚀工艺产生的沟道孔微观电镜照片。如图1所示，在上述传统工艺中，由于沟道孔内和顶部硬掩膜的材质相同，采用一步刻蚀法导致沟道孔顶部的刻蚀速率非常快，而沟道孔内的刻蚀速率则非常慢，最终造成沟道孔顶部硬掩膜不够挡，产生损伤，而同时孔底部无法打开的缺陷。

因此，如何提高SONO刻蚀的工艺，确保所有SONO孔打开，从而形成与底部外延硅连接、获得高深宽比的刻蚀工艺，一直为本领域技术人员所致力研究的方向。

发明内容

本发明的目的在于提供一种超高深宽比的SONO刻蚀工艺，采用本发明的刻蚀工艺，一方面，能够有效的保证打开所有的SONO孔，能够很好的与底部的外延硅连接上；另一方面，高效打开SONO孔的同时，保证硬掩膜氮化硅层没有损伤，增大了后续制程的工艺窗口。

为了实现上述目的，本发明提出了一种高深宽比SONO刻蚀工艺，其特征在于，所述工艺包括提供一衬底堆叠结构，具体为，提供衬底，所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为氧化硅层，所述牺牲介质层为氮化硅层，从而形成O/N堆叠结构(O/N Stacks)，最上层的氮化硅层作为刻蚀硬掩膜层；其特征在于：

步骤S1：所述最上面刻蚀硬掩膜层上面再沉积一层无定型硅层；

步骤S2：在所述衬底堆叠结构上形成沟道孔；并在所述道孔底部经过外延生长沉积形成一层外延硅；

步骤S3，在沟道孔侧壁和底部依次沉积氧化硅、氮化硅、氧化硅、无定型硅薄膜层；

步骤S4，采用干法刻蚀，把沟道孔顶部和底部的硅层打开，同时保证侧壁的无定型硅薄膜有一定的残留；

步骤S5，采用干法化学刻蚀，以除去通导孔底部沉积的氧化硅和氮化硅层。