[发明专利]用于基于写入辅助的存储器操作的低电压自定时跟踪电路

说明书

一种用于基于写入辅助的存储器操作的低电压自定时跟踪电路。本文中公开了一种电子器件，其包括位线和互补位线、交叉耦合的第一反相器和第二反相器、耦合在互补位线与第一反相器之间的第一传输门、以及耦合在位线与第二反相器之间的第二传输门。电子器件还包括交叉耦合的第三反相器和第四反相器、耦合在互补位线与第三反相器之间的第三传输门、以及耦合在位线与第四反相器之间的第四传输门。第一、第二和第四反相器在电源节点与参考节点之间被供电，并且第三反相器在浮置节点与参考节点之间被供电。第一传输门和第三传输门并联耦合。

技术领域

本公开涉及静态随机存取存储器(SRAM)阵列的领域，并且更具体地涉及SRAM阵列中的写入复制路径，以使用小于SRAM阵列的最小操作电压的电源电压来跟踪写入操作的持续时间。

背景技术

在静态随机存取存储器(SRAM)阵列中，使用写入复制路径来跟踪SRAM阵列中的实际写入时间的持续时间。这个跟踪用于生成用于在操作和访问SRAM阵列时使用的控制信号。期望这个持续时间跟踪尽可能一致和不变，以提供合适的SRAM性能。

这在其中器件操作电压小于SRAM阵列所需的操作电压的低电压应用中尤其重要。在这些情况下，传统的写入复制路径是不可操作的。因此，这种技术的进一步发展是必要的。

发明内容

提供本“发明内容”以介绍下面在“具体实施方式”中进一步描述的概念的选择。本“发明内容”并非旨在标识所要求保护的主题的关键或基本特征，也不旨在用于帮助限制所要求保护的主题的范围。

本文中公开了一种电子器件，其包括位线和互补位线、交叉耦合的第一反相器和第二反相器、耦合在互补位线与第一反相器之间的第一传输门、和耦合在位线与第二反相器之间的第二传输门。电子器件还包括交叉耦合的第三反相器和第四反相器、耦合在互补位线与第三反相器之间的第三传输门、和耦合在位线与第四反相器之间的第四传输门。第一、第二和第四反相器在电源节点与参考节点之间被供电，并且第三反相器在浮置节点与参考节点之间被供电。第一传输门和第三传输门并联耦合。

本文中还公开了一种SRAM单元，其包括第一PMOS晶体管，第一PMOS晶体管具有耦合到电源节点的源极、耦合到第一节点的漏极和耦合到第二节点的栅极。第一NMOS晶体管具有耦合到第一节点的漏极、耦合到参考节点的源极和耦合到第二节点的栅极。第二PMOS晶体管具有耦合到电源节点的源极、耦合到第二节点的漏极和耦合到第一节点的栅极。第二NMOS晶体管具有耦合到第二节点的漏极、耦合到参考节点的源极和耦合到第一节点的栅极。第三PMOS晶体管具有耦合到浮置节点的源极、耦合到第一节点的漏极和耦合到第二节点的栅极。第三NMOS晶体管具有耦合到第一节点的漏极、耦合到参考节点的源极和耦合到第二节点的栅极。第四PMOS晶体管具有耦合到电源节点的源极、耦合到第二节点的漏极和耦合到第一节点的栅极。第四NMOS晶体管具有耦合到第二节点的漏极、耦合到参考节点的源极和耦合到第一节点的栅极。

本文中还公开了一种SRAM阵列，其包括SRAM存储器单元的阵列，在SRAM存储器单元的阵列的外围具有虚设列。虚设列至少包括位线和互补位线、交叉耦合的第一反相器和第二反相器、耦合在互补位线与第一反相器之间的第一传输门、和耦合在位线与第二反相器之间的第二传输门。虚设列还包括交叉耦合的第三反相器和第四反相器、耦合在互补位线与第三反相器之间的第三传输门、和耦合在位线与第四反相器之间的第四传输门。第一、第二和第四反相器在电源节点与参考节点之间被供电，并且第三反相器在浮置节点与参考节点之间被供电。第一传输门和第三传输门并联耦合。第一、第二、第三和第四传输门根据字线信号被选择性地断开和闭合，使得当第一和第三传输门闭合以将第一和第三反相器的输出耦合到互补位线时，由于第三反相器在浮置节点与参考节点之间被供电，所以第一和第三传输门能够将第一和第三反相器的输出拉至低电位，从而使得第二和第四反相器的输入被充电至高电位。

附图说明

图1是样本SRAM存储单元；

图2是操作中的图1的SRAM存储单元的时序图；