[发明专利]半导体器件及其制备方法

说明书

本发明的半导体器件及其制备方法，包括：提供半导体基板，包括依次层叠的衬底、第一绝缘层、第一半导体层、第二绝缘层及第二半导体层；在第二半导体层中形成第一浅沟槽隔离结构；刻蚀第一浅沟槽隔离结构、第二绝缘层及第一半导体层，暴露出第一绝缘层，形成倒梯形的沟槽；在倒梯形沟槽中填充介质层形成第二浅沟槽隔离结构，且沟槽的底部形成空气间隙；在半导体基板中形成通孔结构或外延层，采用通孔结构或外延层将第一半导体层电性接出。本发明中，第一半导体层被完全隔离，充当背栅控制，能够根据需要加载合适的偏置电压，且不会引入额外的漏电。且第一半导体层通过回刻，在第二半导体层下方形成空气隙结构，能够减小寄生电容，提高射频特性。

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

SOI是在顶层半导体(称为有源层)和衬底层(可以为半导体或绝缘介质)之间引入介质埋层，将半导体器件或电路制作在有源层中。集成电路中高压器件、低压电路之间通常采用隔离槽进行隔离，有源层与衬底层之间则由介质层进行隔离。因此，与体硅(半导体)技术相比，SOI技术具有寄生效应小，泄漏电流小，集成度高、抗辐射能力强以及无可控硅自锁效应等优点，在高速、高温、低功耗以及抗辐射等领域得到广泛关注和应用。

SOI功率集成电路技术的关键是实现高耐压、低功耗以及高压单元和低压单元之间的有效隔离。SOI MOSFET器件中，通常在衬底层施加偏压，用于增加栅极的控制，提高器件的性能。然而，一般通过反向PN来实现不同偏压之间的隔离，导致布局困难且有漏电。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法，以解决现有技术中介质埋层的漏电影响器件射频特性的技术问题。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供半导体基板，所述半导体基板包括依次层叠的衬底、第一绝缘层、第一半导体层、第二绝缘层及第二半导体层；

在所述第二半导体层中形成第一浅沟槽隔离结构；

刻蚀所述第一浅沟槽隔离结构、第二绝缘层及第一半导体层，暴露出所述第一绝缘层，形成倒梯形的沟槽；

在所述倒梯形沟槽中填充介质层形成第二浅沟槽隔离结构，且所述沟槽的底部形成空气间隙；

在所述半导体基板中形成通孔结构或外延层，采用所述通孔结构或外延层将所述第一半导体层电性接出。

可选的，还包括：

在所述第二半导体层上方形成栅极；

对所述栅极两侧的第二半导体层进行离子注入，分别形成源区和漏区。

可选的，所述第一绝缘层为氧化硅，厚度为5nm～20nm。

可选的，所述第一半导体层为单晶硅，厚度为10nm～30nm。

可选的，所述第二绝缘层为氧化硅，厚度为5nm～20nm。

可选的，所述第二半导体层为单晶硅，厚度为10nm～30nm。

相应的，本发明另一方面还提供一种半导体器件，包括：

半导体基板，所述半导体基板包括衬底、第一绝缘层；

图形分布的第一半导体层，所述第一半导体层的周围具有空气间隙；

位于第一半导体层上方的第二半导体层，所述第二半导体层周围具有第一浅沟槽隔离结构；

所述第一半导体层与第二半导体层之间具有第二绝缘层；

所述第一半导体层之间具有第二浅沟槽隔离结构，且第二浅沟槽隔离结构延伸至所述空气间隙中。