[发明专利]一种三模冗余电路的版图设计方法

权利要求书

1.一种三模冗余电路的版图设计方法，其特征在于，所述三模冗余电路的版图设计方法至少包括：

输入时序设置文件及库文件；

根据时序或寄生参数要求摆放顶层宏单元；

对电源、地进行规划和绕线；

分别设定第一三模冗余电路中三路电路的单元摆放区域；

根据设定的位置摆放所述第一三模冗余电路中三路电路中的各单元，并摆放其他顶层数字单元；

根据时序建立时钟树；

对各电路中的器件进行绕线，并对顶层电路进行验证。

2.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：设定所述第一三模冗余电路中三路电路的单元摆放区域的步骤进一步包括：

将所述第一三模冗余电路中的各个单元按照时序进行初步摆放；

找出所述第一三模冗余电路中一路的单元摆放位置，抓取属于该路的所有单元；

给抓取的所有单元打上第一设定摆放区域的标识；

分别找出所述第一三模冗余电路中其余两路的单元摆放位置，分别抓取属于该两路的所有单元，并分别打上第二设定摆放区域及第三设定摆放区域的标识。

3.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：所述三模冗余电路的版图设计方法还包括：在输入时序设置文件及库文件前，将底层模块单独摆放、优化和布线后进行固化，将所述底层模块作为宏单元进行摆放；在摆放单元前对时序进行检查，若时序正确则执行下一步，若时序错误则更新顶层布局规划，直至时序正确。

4.根据权利要求3所述的三模冗余电路的版图设计方法，其特征在于：所述底层模块的固化进一步包括：根据时序摆放底层模块中的各单元，针对所述底层模块建立时钟树，并对时序进行分析优化，优化结束后绕线，对所述底层模块进行固化。

5.根据权利要求3或4所述的三模冗余电路的版图设计方法，其特征在于：所述底层模块为第二三模冗余电路，所述第二三模冗余电路的摆放进一步包括：将所述第二三模冗余电路中的各个单元按照时序进行初步摆放；找出所述第二三模冗余电路中一路的单元摆放位置，抓取属于该路的所有单元；给抓取的所有单元打上第四设定摆放区域的标识；以同样的方法对其余两路的单元分别打上第五设定摆放区域及第六设定摆放区域的标识；按照设定的位置摆放所述第二三模冗余电路中三路电路中的各单元。

6.根据权利要求5所述的三模冗余电路的版图设计方法，其特征在于：所述三模冗余电路的版图设计方法进一步包括：删除对所述第一三模冗余电路中各单元的摆放区域的设定和对所述第一三模冗余电路中各单元摆放的步骤。

7.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：所述时序设置文件通过电路仿真获取。

8.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：所述库文件包括寄生参数库、普通时序库、物理库或工艺技术文件。

9.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：所述宏单元包括模拟单元及存储单元。

10.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：所述时钟树包括保持时钟、建立时钟。

11.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：绕线的步骤进一步包括：模拟电路绕线、时钟绕线及全局绕线中的一种或几种。

12.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：对顶层电路的验证包括：功能验证、时序验证及物理验证中的一种或几种。

13.根据权利要求1所述的三模冗余电路的版图设计方法，其特征在于：验证结束后生成流片数据。